• Journal of Aerospace System Engineering
• /
• v.16 no.3
• /
• pp.23-34
• /
• 2022

Cities around the world are increasing their demand for Urban Air Mobility (UAM) aircraft due to traffic congestion with population concentration. Aircraft with various shapes depending on fixed-wing and propulsion systems, are being prepared for commercialization. Airworthiness certification is required as it is a manned transportation vehicle that flies in the city center and transports people on board. UAM aircraft are vulnerable to lightning and HIRF environments due to the increasing use of composite materials, the use of electric motors, and use of electronic equipment. Currently, the development of certification technology, guidelines, and requirements in lightning and HIRF environments for UAM aircraft is incomplete. In this study, the certification procedures for lightning and HIRF indirect impacts of rotorcraft shown in AC 20-136B and AC 20-158A issued by the Federal Aviation Administration (FAA), were verified and applied to the computerized simulation of UAM aircraft. The impact of lightning and HIRF on ducted fan UAM aircraft was analyzed through computerized simulation, and the basis for establishing practical guidelines for certification of UAM aircraft to be operated in the future is presented.

• Proceedings of the Korea Technical Association of the Pulp and Paper Industry Conference
• /
• 2001.11a
• /
• pp.59-59
• /
• 2001

전보에서 발표한 바와 같이, 대상 라이너지 제조공장의 습부 운전조건이 지극히 악화되어 있으며 초지 시스템이 지종교체 등의 충격에 전혀 완충작용을 못하는 이유로 는 용수를 포함한 지료의 전하특성을 조절해주지 못하기 때문인 것으로 판단되었다. 특 히 양이온성 고분자로서 유일하게 사용하고 있는 보류향상제가 적절히 작용하지 못하 기 때문에 보류도가 저하되고, 제품내에 보류되지 못한 다량의 미세분이 백수 중에 존 재함으로서 결과적으로 지료의 전기적 특성을 더욱 악화시키는 악순환이 되풀이 되는 것으로 판단되었다. 이와 같이 강하게 음으로 하전된 지료의 전기적 특성을 조절하기 위해서는 양이온성 고분자의 사용량을 증가시키거나 고분자의 전하밀도 또는 분자량을 변화시켜 보는 것이 일반적인 습부첨가제 사용방법이라고 할 수 있다. 따라서 대상 습부공정의 조업조건을 호전시키기 위해서는 적절한 보류향상시스 템의 적용이 가장 시급한 현안이라고 판단되어 선규 보류제의 현장적용시험을 수행한 결과, 백수의 COD와 미세분이 격감하고 탈수성이 향상되어 습부공정의 운전조건이 호 전됨을 관측할 수 있었다. 그러나 2달 이상에 걸친 보류제 현장적용시험 기간 중에 생 산된 라이너지의 제반 물성들은 별다른 변화를 관측할 수 없었다. 이는 적용된 보류제 의 상당 부분이 계내의 미세분과 작용하여 소모되기 때문으로 판단되었다. 본 연구에서는 보류제의 투입 이전에 보류제와는 상대적으로 저분자량과 고 전 하밀도를 가진 고분자 전해질 4종을 사용하여 라이너지 지료의 전하를 중화시키고자 하였으며, 이러한 공정으로 생산된 라이너지의 물성변화를 관측하였다. 물성으로는 파 열강도, 압축강도, 습윤인장강도 및 염료 고착능력 등을 살펴보았다.시아노에틸화한 PYA가 안정된 분자구조를 유지하고 있음을 확인할 수 있었다. 시아노에틸화한 PYA용액의 점탄성 평가를 위하여 storage modulus와 loss modulus 를 분석하였다. 일반적 유변특성 평가 결과 PYA용액은 shear-thinning, pseudoplastic 한 특성을 나타내어 표면사이즈 공정에서의 적용 가능성을 확인할 수 있었다. 사용하는 통계기법 중의 하나인 주성분회귀분석을 실시하였다. 주성분 분석은 여러 개의 반응변수에 대하여 얻어진 다변량 자료의 다차원적인 변 수들을 축소, 요약하는 차원의 단순화와 더불어 서로 상관되어있는 반응변수들 상호간 의 복잡한 구조를 분석하는 기법이다. 본 발표에서는 공정 자료를 활용하여 인공신경망 과 주성분분석을 통해 공정 트러블의 발생에 영향 하는 인자들을 보다 현실적으로 추 정하고, 그 대책을 모색함으로써 이를 최소화할 수 있는 방안을 소개하고자 한다.금 빛 용사 둥과 같은 표면처리를 할 경우임의 소재 표면에 도금 및 용 사에 용이한 재료를 오버레이용접시킨 후 표면처리를 함으로써 보다 고품질의 표면층을 얻기위한 시도가 이루어지고 있다. 따라서 국내, 외의 오버레이 용접기술의 적용현황 및 대표적인 적용사례, 오버레이 용접기술 및 용접재료의 개발현황 둥을 중심으로 살펴봄으로서 아직 국내에서는 널리 알려지지 않은 본 기 술의 활용을 넓이고자 한다. within minimum time from beginning of the shutdown.및 12.36%, $101{\sim}200$일의 경우 12.78% 및 12.44%, 201일 이상의 경우 13.17% 및 11.30%로 201일 이상의 유기의 경우에만 대조구와 삭

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.7
• /
• pp.97-103
• /
• 2004

In this paper, we propose a high speed block turbo code decoding algorithm and an efficient hardware architecture. The multimedia wireless data communication systems need channel codes which have the high-performance error correcting capabilities. Block turbo codes support variable code rates and packet sizes, and show a high performance due to a soft decision iteration decoding of turbo codes. However, block turbo codes have a long decoding time because of the iteration decoding and a complicated extrinsic information operation. The proposed algorithm using the threshold that represents a channel information reduces the long decoding time. After the threshold is decided by a simulation result, the proposed algorithm eliminates the calculation for the bits which have a good channel information and assigns a high reliability value to the bits. The threshold is decided by the absolute mean and the standard deviation of a LLR(Log Likelihood Ratio) in consideration that the LLR distribution is a gaussian one. Also, the proposed algorithm assigns '1', the highest reliable value, to those bits. The hardware design result using verilog HDL reduces a decoding time about 30% in comparison with conventional algorithm, and includes about 20K logic gate and 32Kbit memory sizes.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.39 no.11
• /
• pp.14-23
• /
• 2002

Two implementation methods for SOVA (Soft Output Viterbi Algorithm)of Turbo decoder are applied and verfied. The first method is the combination of a trace back (TB) logic for the survivor state and a double trace back logic for the weight value in two-step SOVA. This architecure of two-setp SOVA decoder allows important savings in area and high-speed processing compared with that of one-step SOVA decoding using register exchange (RE) or trace-back (TB) method. Second method is adjusting the reliability value with a scaling factor between 0.25 and 0.33 in order to compensate for the distortion for a rate 1/3 and 8-state SOVA decoder with a 256-bit frame size. The proposed schemes contributed to higher SNR performance by 2dB at the BER 10E-4 than that of SOVA decoder without a scaling factor. In order to verify the suggested schemes, the SOVA decoder is testd using Xillinx XCV 1000E FPGA, which runs at 33.6MHz of the maximum speed with 845 latencies and it features 175K gates in the case of 256-bit frame size.

• Journal of the Computational Structural Engineering Institute of Korea
• /
• v.32 no.5
• /
• pp.333-340
• /
• 2019

Tests using a middle velocity propulsion impact machine (MVPIM) were performed to verify the impact resistance capability of sandwich concrete panels (SCP) in a modular liquefied natural gas (LNG) outer tank, and numerical models were constructed and analyzed. $2{\times}2m$ specimens with plain sectional characteristics and specimens including a joint section were used. A 51 kg missile was accelerated above 45 m/s and impacted to have the design code kinetic energy. Impact tests were performed twice according to the design code and once for the doubled impact speed. The numerical models for simulating impact behaviors were created by LS-DYNA. The external steel plate and filled concrete of the panel were modeled as solid elements, the studs as beam elements, and the steel plates as elasto-plastic material with fractures; the CSCM material model was used for concrete. The front plate deformations demonstrated good agreement with those of other tests. However the rear plate deformations were less. In the doubled speed test for the plain section specimen, the missile punctured both plates; however, the front plate was only fractured in the numerical analysis. The impact energy of the missile was transferred to the filled concrete in the numerical analysis.

• Journal of rehabilitation welfare engineering & assistive technology
• /
• v.7 no.2
• /
• pp.55-62
• /
• 2013

The exoskeleton robot to assist walking of hemiplegia patients or disabled persons has been studied in this paper. The exoskeleton robot with degrees of freedom of 2 axis has been developed and tested for joint motion. The obtained EMG signal from normal person was analyzed and the control signal was extracted from it for convenient and automotive performance of assistance robot to help hemiplegia patient walks as normal person does. the purpose of using FES(Functional Electrical Stimulation) for hemiplegia patient's walk is to restore damaged body function by this, but this could give fatal electrical shock to patients by wrong use or cause quick fatigue in muscle by continuous stimulation. The convenient movement of hemiplegia patients with minimum muscle fatigue was looked possibly by operation of assistance robot exoskeleton using control signal. and the walking assistance exoskeleton robot seemed works more efficiently than using FES stimulator. The experiment in this study was performed based on usual motion in our life like walking, standing-up, sitting-down, and particularly feedback control system using Piezo sensor along with button switch was applied for smooth swing motion in walking. The experiment also shows that hemiplegia patients can move conveniently by using electromyogram signal of healthy leg for the operation signal of assistance robot system attached at damaged symmetrical leg.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.8
• /
• pp.95-101
• /
• 2009

Random numbers are used in many sorts of applications. Some applications, like simple software simulation tests, communication protocol verifications, cryptography verification and so forth, need various levels of randomness with various process speeds. In this paper, we propose a fast pseudorandom generator module for embedded systems. The generator module is implemented in hardware which can run in two modes, one of which can generate random numbers with higher randomness but which requires six cycles, the other providing its result within one cycle but with less randomness. An ASIP (Application Specific Instruction set Processor) was designed to implement the proposed pseudorandom generator instruction sets. We designed a processor based on the MIPS architecture,, by using LISA, and have run statistical tests passing the sequence of the Diehard test suite. The HDL models of the processor were generated using CoWare's Processor Designer and synthesized into the Dong-bu 0.18um CMOS cell library using the Synopsys Design Compiler. With the proposed pseudorandom generator module, random number generation performance was 239% faster than software model, but the area increased only 2.0% of the proposed ASIP.

• Proceedings of the Korea Inteligent Information System Society Conference
• /
• 1999.03a
• /
• pp.271-280
• /
• 1999

인공신경망을 시계열예측에 적용하는 경우에 고려되어야 할 문제중, 특히 모형에 적합한 입력변수의 생성이 중요시되고 있는데, 이러한 분야는 인공신경망의 모형생성과정에서 입력변수에 대한 전처리기법으로써 다양하게 제시되어 왔다. 가장 최근의 입력변수 전처리기법으로써 제시되고 있는 신호처리기법은 전통적 주기분할처리방법인 푸리에변환기법(Fourier transforms)을 비롯하여 이를 확장시킨 개념인 웨이블릿변환기법(wavelet transforms) 등으로 대별될 수 있다. 이는 기본적으로 시계열이 다수의 주기(cycle)들로 구성된 상이한 시계열들의 집합이라는 가정에서 출발하고 있다. 전통적으로 이러한 시계열은 전기 또는 전자공학에서 주파수영역분할, 즉 고주파 및 저주파수를 분할하기 위한 기법에 적용되어 왔다. 그러나, 최근에는 이러한 연구가 다양한 분야에 활발하게 응용되기 시작하였으며, 그 중의 대표적인 예가 바로 경영분야의 재무시계열에 대한 분석이다. 전통적으로 재무시계열은 장, 단기의사결정을 가진 시장참여자들간의 거래특성이 시계열에 각기 달리 가격으로 반영되기 때문에 이러한 상이한 집단들의 고요한 거래움직임으로 말미암아 예를 들어, 주식시장이 프랙탈구조를 가지고 있다고 보기도 한다. 이처럼 재무시계열은 다양한 사회현상의 집합체라고 볼 수 있으며, 그만큼 예측모형을 구축하는데 어려움이 따른다. 본 연구는 이러한 시계열의 주기적 특성에 기반을 둔 신호처리분석으로서 기존의 시계열로부터 노이즈를 줄여 주면서 보다 의미있는 정보로 변환시켜줄 수 있는 웨이블릿분석 방법론을 새로운 필터링기법으로 사용하여 현재 많은 연구가 진행되고 있는 인공신경망의 모형결합을 통해 기존연구과는 다른 새로운 통합예측방법론을 제시하고자 한다. 본 연구에서는 제시하는 통합방법론은 크게 2단계 과정을 거쳐 예측모형으로 완성이 된다. 즉, 1차 모형단계에서 원시 재무시계열은 먼저 웨이브릿분석을 통해서 노이즈가 필터링 되는 동시에, 과거 재무시계열의 프랙탈 구조, 즉 비선형적인 움직임을 보다 잘 반영시켜 주는 다차원 주기요소를 가지는 시계열로 분해, 생성되며, 이렇게 주기에 따라 장단기로 분할된 시계열들은 2차 모형단계에서 신경망의 새로운 입력변수로서 사용되어 최종적인 인공 신경망모델을 구축하는 데 반영된다. 기존의 주기분할방법론은 모형개발자입장에서 여러 가지 통계기준치중에서 최적의 기준치를 합리적으로 선택해야 하는 문제가 추가적으로 발생하며, 본 연구에서는 이상의 제반 문제들을 개선시키기 위해 통합방법론으로서 기존의 인공신경망모형을 구조적으로 확장시켰다. 이 모형에서 기존의 입력층 이전단계에 새로운 층이 정의된다. 이렇게 해서 생성된 새로운 통합모형은 기존모형에서 생성되는 기본적인 학습파라미터와 더불어, 본 연구에서 새롭게 제시된 주기분할층의 파라미터들이 모형의 학습성과를 높이기 위해 함께 고려된다. 한편, 이러한 학습과정에서 추가적으로 고려해야 할 파라미터 갯수가 증가함에 따라서, 본 모델의 학습성과가 local minimum에 빠지는 문제점이 발생될 수 있다. 즉, 웨이블릿분석과 인공신경망모형을 모두 전역적으로 최적화시켜야 하는 문제가 발생한다. 본 연구에서는 이 문제를 해결하기 위해서, 최근 local minimum의 가능성을 최소화하여 전역적인 학습성과를 높여 주는 인공지능기법으로서 유전자알고리즘기법을 본 연구이 통합모델에 반영하였다. 이에 대한 실증사례 분석결과는 일일 환율예측문제를 적용하였을 경우, 기존의 방법론보다 더 나운 예측성과를 타나내었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.5 no.7
• /
• pp.1332-1339
• /
• 2001

SoC(System on Chip) technology is widely used in the field of embedded systems by providing high flexibility for a specific application domain. An important aspect of development any new embedded system is verification which usually requires lengthy software and hardware co-design. To reduce development cost of design effort, the instruction set of microprocessor must be suitable for a high level language compiler. And FPGA prototype system could be derived and tested for design verification. In this paper, we propose a 16 bit FPGA microprocessor, which is tentatively-named EISC16, based on an EISC(Extendable Instruction Set Computer) architecture for embedded applications. The proposed EISC16 has a 16 bit fixed length instruction set which has the short length offset and small immediate operand. A 16 bit offset and immediate operand could be extended using by an extension register and an extension flag. We developed a cross C/C++ compiler and development software of the EISC16 by porting GNU on an IBM-PC and SUN workstation and compared the object code size created after compiling a C/C. standard library, concluding that EISC16 exhibits a higher code density than existing 16 microprocessors. The proposed EISC16 requires approximately 6,000 gates when designed and synthesized with RTL level VHDL at Xilinix's Virtex XCV300 FPGA. And we design a test board which consists of EISC16 ROM, RAM, LED/LCD panel, periodic timer, input key pad and RS-232C controller. 11 works normally at 7MHz Clock.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.38 no.5
• /
• pp.16-26
• /
• 2001

In this paper, we present a new scheduling method called CDSS(Carried-Dependence Self-Scheduling) for efficiently execution of the loop with intra dependency between iterations based on the central queue. We also implemented it on shared memory system using Java language. Also, we study the modification that converts the existing self-scheduling method based on the central task queue for parallel loops onto the same form applied to loop with loop-carried dependences. The proposed method is self scheduling and assigns the loops in three-level considering the synchronization point according to the dependence distance of the loops. To adapt the proposed scheme and modified methods into various platforms, including a uni-processor system, we use threads for implementation. Compared to other assignment algorithms with various changes of application and system parameters, CDSS is found to be more efficient than other methods in overall execution time including scheduling overheads. CDSS shows improved performance over modified SS, Factoring, GSS and CSS by about 0.02, 40.5, 46.1 and 53.6%, respectively. In CDSS, we achieve the best performance on varying application programs using a few threads, which equal the dependence distance.