• Journal of KIISE
• /
• v.43 no.9
• /
• pp.947-952
• /
• 2016

Most data centers attempt to consolidate servers using virtualization technology to efficiently utilize limited physical resources. Moreover, virtualized systems have commonly adopted contents-based page sharing mechanism for page deduplication among virtual machines (VMs). However, previous page sharing schemes are limited by the inability to effectively manage accumulated hints which mean sharable pages in stack. In this paper, we propose a priority-based hint management scheme to efficiently manage accumulated hints, which are sent from guest to host for improving page sharing opportunity in virtualized systems. Experimental results show that our scheme removes pages with low sharing potential, as compared with the previous schemes, by efficiently managing the accumulated pages.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2016.10a
• /
• pp.252-253
• /
• 2016

가상머신을 탐지하는 기법을 이용하여 현재 프로그램이 동작하는 플랫폼과 운영환경을 알아내는 방법을 제안한다. 가상머신 탐지기법으로 데렉 소더(Derek Soeder, eEye Digital Security)를 사용한다. 이 기법은 예외 명령어를 이용해 프로그램이 가상머신과 네이티브머신 환경에서 작동중인지 알아낸다. 가상머신의 코드 세그먼트 레지스트 영역은 네이티브머신보다 불명확 하다. 이런 메모리 주소체계의 차이를 이용한 가상머신탐지 기법이다. 더 응용하여 프로그램의 작동환경이 디버거(인텔 Pin, Olly dbg)인지 가상머신(VMware, QEMU)인지 혹은 네이티브머신(os: windows7 sp3)인지 구분하는 방안을 제안한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10a
• /
• pp.436-438
• /
• 2000

다양한 실행 경로가 존재하는 실시간 시스템을 이해하기 위해 시스템의 정적 정보와 함께 동정 정보가 사용자에게 적절히 제공되어야 한다. 본 논문은 정적 정보와 동적 정보를 표현하기 위해 SRL(System Representation Language)을 사용한다. 정적 정보는 SRL 노드를 분석해서 얻고 동적 정보는 SRL을 실행함으로 얻는다. SRL의 가상 실행은 시스템 독립적인 자바 가상 기계를 통해 이루어진다. 가상 실행은 순방향뿐만 아니라 역방향으로도 이루어진다. SRL 실행 라이브러리는 순.역방향 실행을 위해 SRL 각 구문의 의미 규칙에 맞게 정의하며 자바 가상 기계를 통해 실행되는 클래스 파일로 컴파일된다. 메모리에 로딩된 SRL은 SRL 실행 라이브러리를 동적으로 호출하여 가상 실행을 이룬다. 동적 실행을 통해 추출된 동적 정보는 SRL에 포함된다.

• The Transactions of the Korea Information Processing Society
• /
• v.3 no.1
• /
• pp.118-126
• /
• 1996

Memory hierarchy is a useful mechanism for improving the memory access speed and making the program space larger by layering the memories and separating program spaces from memory spaces. However, it needs at least two memory accesses for each data reference : a TLB(Translation Lookaside Buffer) access for the address translation and a data cache access for the desired data. If the cache size increases to the multiplication of page size and the cache associativity, it is difficult to access the TLB with the cache in parallel, thereby making longer the critical timing path in the processor. To achieve such parallel accesses, we present the hybrid mapped TLB which combines a direct mapped TLB with a very small fully-associative mapped TLB. The former can reduce the TLB access time. while the latter removes the conflict misses from the former. The trace-driven simulation shows that under given workloads the proposed TLB is effective even when a fully-associative mapped TLB with only four entries is added because the effects of its increased misses are offset by its speed benefits.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.18 no.2
• /
• pp.335-344
• /
• 2014

In this paper we analysis for in out signal by previous study and implement virtual master that generate CGH processor signals. Also, we propose memory address mapping. By constructing the system model of our method and by analyzing the latencies according to the memory access methods in a system including our model and several other models, the low-latency memory access method has been obtained. The proposed method is reduce number of activation in DRAM.

• Journal of KIISE:Computer Systems and Theory
• /
• v.37 no.3
• /
• pp.172-183
• /
• 2010

Virtual memory systems (VM) reduce disk I/Os caused by page faults using page prefetching, which reads pages together with a desired page at a page fault in a single disk I/O. Operating systems including 4.4BSD attempt to prefetch as many pages as possible at a page fault regardless of page access patterns of applications. However, such an approach increases a disk access time taken to service a page fault when a high portion of the prefetched pages is not referenced. More seriously, the approach can cause the memory pollution, a problem that prefetched pages not to be accessed evict another pages that will be referenced soon. To solve these problems, we propose an adaptive page prefetching control scheme (APC), which periodically monitors access patterns of prefetched pages in a process unit. Such a pattern is represented as the ratio of referenced pages among prefetched ones before they are evicted from memory. Then APC uses the ratio to adjust the number of pages that 4.4BSD VM intends to prefetch at a page fault. Thus APC allows 4.4BSD VM to prefetch a proper number of pages to have a better effect on reducing disk I/Os, though page access patterns of an application vary in runtime. The experiment of our technique implemented in FreeBSD 6.2 shows that APC improves the execution times of SOR, SMM, and FFT benchmarks over 4.4BSD VM by up to 57%.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.292-294
• /
• 2003

최근들어 IT 산업이 급속도로 발전하면서, 리소스가 제한된 작은 기기들의 사용이 비약적으로 증가하는 추세에 있다. 이들 기기들에 플랫폼 독립성(Platform Independency), 보안성(Security), 이동성(Mobility) 등의 장점을 포함하고 있는 자바 환경을 적용하기 위해 연구가 계속되고 있다. 임베디드 시스템이나 모바일 시스템과 같이 자원이 제한적인 다양한 기기들에는 자바 가상 머신을 경량화한 최소 크기의 자바 플랫폼에 대한 Configuration인 CLDC(Connected, Limited Device Configuration)에서 정의하고 있는 K 가상 머신(K Virtual Machine: KVM)을 탑재한다. 본 논문에서는 실시간 운영체제로 iRTOS$^{TM}$을 사용하는 기기에서 KVM을 탑재할 때 필요한 메모리 체계를 설계하고 구현한 내용을 설명한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2005.11a
• /
• pp.1467-1470
• /
• 2005

다른 고수준 언어와 마찬가지로 자바도 할당문, 연산문, 조건문, 반복문, 호출문 등의 문장 형식을 갖는다. 자바의 모든 문장 형식은 바이트코드로 변환되어 자바가상기계 상에서 실행된다. 스택 기반 구조를 갖는 자바가상기계에서 각 문장의 실행은 필연적으로 자료 이동을 요구하며, 자료 이동은 메모리 접근을 필요로 하므로 프로그램 실행 시간에 직접적 영향을 미친다. 본 논문에서는 각각의 자바 문장 형식이 어느 정도의 메모리 접근을 요구하며, 프로그램 실행 시간에는 어떤 영향을 미치는지를 분석하였다. 이 연구의 결과는 자바 프로그래머에게 프로그램 실행 시간면에서 보다 효율적인 프로그램 작성을 할 수 있도록 도와 줄 것이다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.385-387
• /
• 1999

내장형 기기에서 자바를 제어 및 응용 프로그램으로 사용하는 경향이 증대하고 있다. 내장형 자바가상머신에서는 응용 프로그램과 관련 자바 API를 로딩된 형태로 롬에 적재하는 형태를 가진다. 따라서 응용프로그램은 필터링을 거쳐서 관련된 자바 API를 선별한 후 롬릿으로 만들어진다. 본 논문에서는 내장형 자바가상머신에 적재될 롬릿을 만드는 과정에서 사용될 수 있는 프리레졸루션 방법을 제시하고 이를 위한 컨스턴트풀 데이터 구조를 제안하였다. 프리레졸루션은 롬릿을 만드는 과정에서 미리 레졸루션을 수행한 결과를 저장하여, 실행 시 발생되는 레졸루션 시간을 제거할 수 있도록 한다. 또한 프리레졸루션은 메모리 접근 횟수를 감소시켜 내장형 기기에서 필요한 저전력 요구를 지원한다. 본 논문에서 제안한 컨스턴트풀 데이터 구조는 공용체 구조의 미사용 부분에 레졸루션 결과를 저장할 수 있도록 구성함으로써 추가적인 메모리 비용없이 프리레졸루션의 이득을 얻을수 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10a
• /
• pp.424-426
• /
• 1999

본 논문에서는 추후 여러 내장형 기기들을 대체하게 될 내장형 자바가상머신에서 효율적으로 메모리를 사용하기 위해 바이트코드 압축 방법을 제시하고 있다. 이 압축 방법은 기본 코드 블록을 내장형 자바가상머신에서 사용하지 않는 명령어군과 한 바이트의 인덱스를 이용하여 사전을 구축하고, 사전에 등록되어 있는 반복되는 기본 코드 블록들을 이 두 바이트로 대체함으로써 압축하는 것이다. 그러나, 압축하는데 있어서 압축효율 뿐만 아니라 바이트 코드의 수행 속도도 고려하여야 하므로 압축으로 인한 수행 오버헤드를 최소화하여 수행시간에 영향을 적게 주도록 압축 방법을 단순화하여 설계하였다. 본 논문에서 제시하고 있는 압축 방법을 사용하여 실제 사용되는 자바 API(Application Programming Interface)들을 압축함으로써 메모리에 적재되는 바이트 코드를 최대 36%까지 줄이는 결과를 얻어낼 수 있다.