• 한국통신학회논문지
• /
• 제28권9C호
• /
• pp.851-859
• /
• 2003

최근 사용자들의 멀티채널 선호도는 급속도로 전파되고 있다. MPEG은 동영상 및 음향시스템의 데이터 압축기술을 제공하는데, 현재 각광을 받고있는 것이 디지털 오디오이다. MPEG 표준안은 MPEG-1오디오 알고리즘을 MPEG-2 알고리즘에 동일하게 사용해도 멀티채널 및 5.1채널 사운드륵 제공한다. MDCT(Modified Discrete Cosine Transform)는 TDAC(Time Domain Aliasing Cancellation)에 기반을 두고있는 변형이산 여현 변환을 나타낸 것이다. 본 논문에서는 오디오 부분의 핵심이라 할 수 있는 MDCT/IMDCT(Inverse MDCT) 알고리즘을 최적화하여 효율적인 알고리즘을 제안하였다. 그리고 연산과정에서 중복되는 영역을 묶음으로써 연산에 필요한 계수를 줄였다. 최적화 전에 비해 코사인 계수를 0.5%이하로 최적화하였고, 승산에서 0.098%, 가산에서 0.58% 효율을 보였다. 알고리즘 검증은 C언어를 사용하여 검증하였고, 최적화된 알고리즘을 적용하여 마이크로 프로그램 방식의 하드웨어 구조론 설계하였다.

• 한국건축시공학회:학술대회논문집
• /
• 한국건축시공학회 2020년도 봄 학술논문 발표대회
• /
• pp.165-166
• /
• 2020

The standard for the cost calculation in the field of domestic construction engineering can be largely divided into the construction cost ratio method and the actual cost addition method. However, the standard for calculating the cost of the construction cost ratio method is a trend to switch to the actual cost addition method due to limitations such as not reflecting the characteristics of the construction. Therefore, this study aims to derive implications by investigating and analyzing examples of cost standards in the field of overseas construction engineering, such as the United States, and deriving directions for improvement in domestic cost standards in the future.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.2119.1_2120.1
• /
• 2009

UWB(Ultra Wide Band)는 차세대 무선통신 기술로 무선 디지털펄스라고도 한다. GHz대의 주파수를 사용하면서도 초당 수천~수백만 회의 저출력 펄스로 이루어진 것이 큰 특징이다[1]. 기존 무선통신 기술의 양대 축인 IEEE 802.11과 블루투스 등에 비해 속도와 전력소모 등에서 월등히 앞서고 있으며, SoC(System on a Chip)의 저전력 구현에 대한 연구가 활발히 진행되고 있다. OFDM은 크게 FFT(Fast Fourier Transform) 블록, Interpolation /decimation 필터 블록, 비터비 블록, 변복조 블록, 등화기 블록 등으로 구성된다. 고속 시스템에서는 대역효율성이 우수한 OFDM(Orthogonal Frequency Division Multiplexing) 방식을 사용하고 있으며, OFDM 전송방식은 직렬로 입력되는 데이터 열을 병렬 데이터 열로 변환한 후에 부반송파에 실어 전송하는 방식이다. 이와 같은 병렬화와 부반송파를 곱하는 동작은 IFFT와 FFT로 구현이 가능한데, FFT 블록의 구현 비용과 전력소모를 줄이는 것이 핵심사항이라고 할 수 있다. 기존논문에서는 OFDM용 FFT 구조로 단일버터플라이연산자 구조, 파이프라인 구조, 병렬구조 등의 여러 구조가 제안되었다[2]. 본 논문에서는 Radix-8 FFT 알고리즘 기반의 New partial Arithmetic 저전력 FFT 구조를 제안하였다. 제안한 New partial Arithmetic 저전력 FFT구조는 곱셈기 대신 병렬 가산기를 이용 하여 지금까지 사용되는 FFT 구조보다 전력소모를 줄일 수 있음을 보였다.

• 한국음향학회지
• /
• 제16권3호
• /
• pp.81-85
• /
• 1997

본 논문에서는 3차와 4와의 큐뮬런트를 이용하여 FIR 시스템의 파라메터 추정을 위한 회귀 추정 알고리듬을 제안한다. 제안한 FIR 파라메터 회귀 추정 알고리듬에서 3차와 4차의 큐뮬런트 관계식으로부터 Overdetermined Recurisive Instrumental Variable (ORIV) 형태의 회귀 추정 알고리듬으로 변환할 수 있도록 출력신호로 구성된 행렬식을 얻어낸 후, 이를 전개하여 회귀 추정 알고리듬을 개발한다. 제안한 회귀 추정 알고리듬은 기존의 비회귀 알고리듬의 확장으로 적은 데이터로 수렴이 가능하며, 시변 시스템의 추정에도 용이하다. 또한 3차와 4차의 순수 고차 큐뮬런트로 구성됨에 따라 기존의 2차의 자기상관함수를 이용한 회귀 추정 알고리듬에 비해 가산 가우시안 잡음에 의한 추정 오차를 줄일 수 있는 장점이 있다.

• 한국정보통신학회논문지
• /
• 제5권3호
• /
• pp.517-524
• /
• 2001

IEEE-754 부동소수점 표준을 지원하는 radix-2 SRT 제산기 유닛을 redundant binary (RB) 수치계를 이용하여 설계하였다. RB 수치계를 이용함으로써 기존의 2의 보수 수치계를 이용하는 경우에 비해 부분 몫 결정 회로의 동작속도를 약 20-% 향상시킴과 아울러 회로 단순화를 이루었다. 또한, 새로운 RB 가산기 회로를 제안함으로써 가수 제산기를 효율적으로 구현하여 기존의 방식에 비해 면적을 약 20-%의 감소시켰다. 설계된 부동소수점 제산기는 배정도 형식과 5가지의 예외처리 및 4가지의 반올림 모드를 지원하며, Verilog HDL로 설계되어 Verilog-XL로 검증하였다.

• 한국정보통신학회논문지
• /
• 제10권9호
• /
• pp.1538-1544
• /
• 2006

본 논문은 $GF(2^m)$상의 n차 기 약 AOP를 적용하여 비-시스토릭 병렬 $AB^2+C$ 연산기를 제안한다. 본 논문에서 제안한 연산기 회로는 AND게이트와 EX-OR 게이트만을 사용하여 설계되어지며, 설계된 회로는 기약 AOP의 특성을 이용하여 게이트를 사용하지 않고 결선으로만 연결되어 게이트 및 지 연시간이 없는 순환이동과, m개의 AND 게이트와 m개의 EX-OR게이트를 필요로 하는 승산연산, EX-OR게이트로만 구성되어지는 멱승연산, 승산연산과 멱승연산을 이용한 파워섬연산 및 가산연산 등이 사용된다. 제안된 연산기 법은 AND게이트와 EX-OR게이트만을 사용함으로 고속의 데이터 처리, 저전력 및 집적화 등의 장점이 있으며, $T_A+(1+[log^m_2])T_X$의 연산 지연시간을 갖는다.

• 한국정보통신학회논문지
• /
• 제12권8호
• /
• pp.1488-1494
• /
• 2008

본 논문은 대역폭에 제약을 받지 않는 우주 통신용에 사용할 목적으로 도플러에 강인한 저 전력 비동기 FSK 수신기를 FPGA로 구현한 논문이다. 사용한 비동기 FSK 수신기는 심볼 검출을 하기 위해 16점 FFT를 이용하며 데이터의 주 속도는 10kbps이고 도플러에 강인하고 전력 효율과 신뢰성을 얻기 위해 디지털 회로로 설계된다. 또한 CORDIC 알고리듬을 이용하여 FFT 연산 시 사용되는 복소 승산을 가산기 및 천이기로 대체하여 저전력화 하였다. 설계 시스템의 검증을 하기 위해 먼저 Simulink로 시뮬레이션 하여 성능을 확인하고Xilinx사의 System Generator를 이용하여 FPGA 구현하여 성능을 비교 검증하였다. 결과적으로 Simulink 결과와 FPGA 구현 결과가 표6과 표7에 의해 잘 일치함을 확인하였다.

• 한국통신학회논문지
• /
• 제23권4호
• /
• pp.976-987
• /
• 1998

본 논문에서는 고출력 증폭기(HPA: high-power amplifier)를 사용하는 OFDM(orthogonal frequency division multiplexing) 시스템에서의 비선형 왜곡이 수신단에 미치는 영향에 대해서 분석한다. 메모리 없는 Volterra 시스템으로 모델링 되는 고출력 증폭기는 OFDM 신호를 비선형적으로 왜곡시키므로 각 부채널에서의 OFDM 심볼은 1차의 곱셈 왜곡과 고차의 가산성 비선형 왜곡을 포함하게 된다. 이 비선형 왜곡항은 현재의 부채널에 영향을 미치는 모든 다른 부채널들의 harmonic왜곡과 intermodulation 왜곡으로 구성되어 있기 때문에 이는 비선형 인접 부채널간 간섭(NICI:nonlinear interchannel interference)으로 볼 수 있다. 본 논문에서는 이러한 NICI의 분산을 고출력 증폭기의 Volterra 모델과 입력 신호의 평균 전력을 통해 해석적으로 구하고 이를 이용하여 OFDM 시스템의 비트 오류율 성능을 계산한다. 또한 고출력 증폭기를 갖는 OFDM 시스템의 위상 왜곡을 수신단에서 보상하기 위한 간단한 방법을 제시하고 이 경우의 비트 오류율을 계산한다. 제안된 분석 방법이 타당함을 16-QAM 방식을 사용하는 OFDM 시스템에 대해 컴퓨터 모의 실험을 수행함으로써 입증한다.

• 대한전자공학회논문지SD
• /
• 제46권12호
• /
• pp.1-9
• /
• 2009

가산기는 기본적인 산술 연간 장치로써, 산술 연산 시스템 전체의 속도 및 전력소모에 결정적인 역할을 한다. 단일 비트 전가산기의 성능을 향상시키는 문제는 시스템 성능 향상의 기본적인 요소이다. 주 논문에서는 기존의 모듈 I과 모듈III를 거쳐 출력 Cout을 갖는 XOR-XNOR 구조와는 달리 모듈 I을 거치지 않고 입력 A, B, Cin에 의해 모듈III를 거쳐 출력 Cout을 갖는 새로운 구조를 이용한다. 최대 5단계의 지연단계를 2단계로 줄인 전가산기를 제안한다. 따라서 Cout 출력속도가 향상되어 리플캐리 가산기와 같은 직렬연결의 경우 더욱 좋은 성능을 나타내고 있다. 제안한 1Bit 전가산기는 static CMOS, CPL, TFA, HPSC, TSAC 전가산기에 비해 좋은 성능을 가지고 있다. 가장 좋은 성능을 나타내는 기존의 전가산기에 비해 4.3% 향상된 지연시간을 가지며 9.8%의 향상된 PDP 비율을 갖는다. 제안한 전가산기 회로는 HSPICE 툴을 이용하여 $0.18{\mu}m$ CMOS 공정에서 전력소모 및 동작속도를 측정하였으며 공급전압에 따른 특성을 비교하였다.

• 대한전자공학회논문지SP
• /
• 제46권3호
• /
• pp.44-51
• /
• 2009

본 논문에서는 상관에 기반 한 비선형 합성필터를 이용한 왜곡과 잡음에 강인한 얼굴인식 방법을 연구한다. 상관도 기반 방법은 얼굴 영역의 검출과 인증을 동시에 수행하여 보다 신속한 처리를 할 수 있다는 장점이 있다. 최적화된 비선형 합성필터는 학습영상의 출력 값을 일정하게 유지하면서 입력 영상과 잡음의 필터 출력에너지를 최소화함으로써 얻어진다. 입력 영상의 출력에너지를 최소화하여 허위표적과의 식별력을 부여하고 잡음의 출력에너지를 최소화하여 가산성 잡음에 대한 강인성을 증대한다. 본 논문에서는 비선형 합성필터를 두 개의 학습 영상으로 구성하여 표적의 왜곡과 저해상도 그리고 잡음 환경 하에서 얼굴 인증을 실험하였다. 실험결과는 비선형 합성필터가 SDF(synthetic discriminant function) 필터와 비교하여 ROC(receiver operating characteristics) 커브에서 우수한 성능을 보인다.