• Proceedings of the IEEK Conference
• /
• 2002.06d
• /
• pp.37-40
• /
• 2002

MPEG-4 부호화기는 16×16 픽셀로 이루어진 매크로 블록을 기본 단위로 하는 비디오 객체에 대해 움직임 추정과 움직임 보상을 수행한다. 이때 이전 블록과 현재 블록간의 차이를 8×8 블록으로 BCT하여 압축한다. DCT는 영상 신호의 에너지를 낮은 대역으로 집중시켜 낮은 에너지를 갖는 고주파 성분을 제거하여 정보를 압축하므로 복원된 영상은 블록의 경계선이 표시되는 블록킹 현상이 발생한다. 본 논문에서는 4×4 블록과 8×8 블록을 이용하여 DCT하는 가변 블록 변환 방식을 사용한다. 이는 작은 크기의 블록을 사용하므로 블록내 주파수의 분포를 비교적 좁은 영역으로 변환할 수 있어 블록킹 현상을 줄일 수 있다. 또한 INTRA 프레임의 DCT 과정에서 4개의 DCT 변환 블록중 하나를 이웃하는 블록의 DC 계수와 화소값들을 이용하여 그 값을 예측하여 DCT계수를 결정하고 INTER 프레임에서는 간략화된 정수 DCT의 사용과 작은 블록단위의 작업으로 인한 부호화의 부담을 줄인 다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.33 no.11C
• /
• pp.925-931
• /
• 2008

In video coding standard H.264/AVC, variable block size mode algorithm improves compression efficiency but has need of a large amount of computation for various block modes and mode decision. Meanwhile, decided inter block modes depend on the complexity of a block image, and then the more complex a macroblock is, the smaller its block size is. This paper proposes fast inter block mode decision algorithm. It limits valid block modes to the block modes with a great chance for decision using the image complexity and carries out motion estimation rate-distortion optimization with only the valid block modes. In addition to that, it applies fast motion estimation PDE to the valid block modes with only the $16{\times}16$ block mode. The reference software JM 9.5 was executed to estimate the proposed algorithm's performance. The simulation results showed that the proposed algorithm could save about 24.12% of the averaged motion estimation time while keeping the image quality and the bit rate to be -0.02dB and -0.12% on the average, respectively.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2009.04a
• /
• pp.157-158
• /
• 2009

본 논문에서는 움직임 추정을 위한 탐색 영역내의 스캔 방법을 움직임 벡터가 나올 확률에 근거하여 가변적으로 적용하여 불필요한 후보 블록을 제거하는 PDE(patial distortion elimination) 기반의 고속 블록 매칭 알고리즘을 제안한다. 제안한 방법은 기존의 방법보다 불필요한 계수를 효율적으로 제거하기 위하여 탐색 영역 안에서 움직임 벡터가 존재 할 확률이 가장 높은 영역은 전영역 탐색을 적용하고, 움직임 벡터가 존재할 확률이 낮은 영역은 한 픽셀 건너 뛰어서 블록 정합하여 계산 비용을 효율적으로 감소시켯다. 제안한 알고리즘은 극히 낮은 화질 저하를 가지며, 기존의 H.264에서 사용되고 있는 전역 탐색 알고리즘에 비해 P프레임의 경우 85% 이상의 계산 비용 감소가 있어 H.264를 이용하는 비디오 압축 응용 분야에 유용하게 사용될 수 있을 것이다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.46 no.7
• /
• pp.53-60
• /
• 2009

Motion estimation for H.264/AVC video CODEC is very complex and requires a huge amount of computational efforts because it uses multiple reference frames and variable block sizes. We propose the architecture of high-performance integer-pixel motion estimation circuit based on fast algorithms for multiple reference frame selection, block matching, block mode decision and motion vector estimation. We also propose the architecture of high-performance interpolation circuit for sub-pixel motion estimation. We described the RTL circuit in Verilog HDL and synthesized the gate-level circuit using 130nm standard cell library. The integer-pixel motion estimation circuit consists of 77,600 logic gates and four $32\times8\times32$-bit dual-port SRAM's. It has tile maximum operating frequency of 161MHz and can process up to 51 D1 (720$\times$480) color in go frames per second. The fractional motion estimation circuit consists of 22,478 logic gates. It has the maximum operating frequency of 200MHz and can process up to 69 1080HD (1,920$\times$1,088) color image frames per second.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2014.11a
• /
• pp.90-92
• /
• 2014

본 논문에서는 피라미드 구조와 쿼드트리를 이용하는 움직임 보상 프레임 보간(motion compensated frame interpolation, MCFI)의 새로운 방법을 제안한다. 일반적인 MCFI 방법에서는 고정된 크기의 프레임과 블록에서 움직임 벡터(motion vector, MV)를 이용하여 두 프레임 사이의 프레임 영상을 추정한다. 그러나 이와 같은 방법은, 큰다양한 방향으로 움직이는 물체들의 MV 나 큰 움직임을 추정하기 어렵다. 이러한 문제점을 해결하기 위해서 본 논문에서는 블록 크기와 정합 영역이 가변적으로 적용될 수 있는 피라미드 구조와 쿼드트리를 이용한 프레임 보간 기법(pyramid structure and quadtree motion compensated frame interpolation, PQ-MCFI)를 제안한다. 제안하는 기법은 물체들이 빠르게 움직이는 장면과 다양한 방향으로 움직이는 장면에서 이전의 기법에 비해서 높은 PSNR 을 보이며, 실제 인간의 시각적인 측면에서는 더욱 정밀한 결과를 보인다.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.38 no.6
• /
• pp.599-607
• /
• 2001

In Conventional BMA, the motion vector can describe only translational movement and blocking noise is generated. To overcome this defect, motion estimation using triangular mesh has been proposed. The regular mesh is the method of dividing the image area into equal size triangle and haying the same node connection. It has no additional information about mesh structure, but do not reflect the real motion because it represents the regions by equal mesh structure regardless of the amount of motion. In this paper, motion estimation using dynamic regular mesh is proposed, In this method, the mesh structure is varied from the amount of motion and maintain the form of regular mesh. By the simulation, proposed method have better performance in PSNR and is superior to the other method in convergence rate.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.12 no.10
• /
• pp.1845-1852
• /
• 2008

The key elements of inter prediction are motion estimation(ME) and motion compensation(MC). Motion estimation is to find the optimum motion vectors, not only by using a distance criteria like the SAD, but also by taking into account the resulting number of 비트s in the 비트 stream. Motion compensation is compensate for movement of blocks of current frame. Inter-prediction Encoding is always the main bottleneck in high-quality streaming applications. Therefore, in real-time streaming applications, dedicated hardware for executing Inter-prediction is required. In this paper, we studied a motion estimator(ME) for H.264/AVC. The designed motion estimator is based on 2-D systolic array and it connects processing elements for fast SAD(Sum of Absolute Difference) calculation in parallel. By providing different path for the upper and lower lesion of each reference data and adjusting the input sequence, consecutive calculation for motion estimation is executed without pipeline stall. With data reuse technique, it reduces memory access, and there is no extra delay for finding optimal partitions and motion vectors. The motion estimator supports variable-block size and takes 328 cycles for macro-block calculation. The proposed architecture is local memory-free different from paper [6] using local memory. This motion estimation encoder can be applicable to real-time video processing.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.44 no.5
• /
• pp.58-65
• /
• 2007

As multimedia portable devices become popular, the amount of computation for processing data including video compression has significantly increased. Various researches for low power consumption of the mobile devices and real time processing have been reported. Motion Estimation is responsible for 67% of H.264 encoder complexity. In this research, a new circuit is designed for motion estimation. The new circuit uses motion prediction based on approximate SAD, Alternative Row Scan (ARS), DAU, and FDVS algorithms. Our new method can reduce the amount of computation by 75% when compared to multi-frame motion estimation suggested in JM8.2. Furthermore, optimal number and size of reference frame blocks are determined to reduce computation without affecting the PSNR. The proposed Motion Estimation method has been verified by using the hardware and software Co-Simulation with iPROVE. It can process 30 CIF frames/sec at 50MHz.

• Proceedings of the IEEK Conference
• /
• 2001.09a
• /
• pp.293-296
• /
• 2001

MPEG-2 압축 방법을 이용한 비트열은 가변장 부호를 이용하기 때문에 에러에 매우 민감하다. 하나의 비트에러가 발생하더라도, 다음 동기화 부호를 찾을 때까지 매크로블록 또는 슬라이스 단위의 정보 손실을 초래하기 때문에 복원 영상의 화질 열화가 심각하다. 따라서 에러 영상의 복원을 위한 에러 은닉 기술은 복호기 쪽에 매우 중요하다. 기존에 발표된 방법들은 에러에 의한 손실이 매크로블록 단위로 발생했다는 가정 하에 손상된 매크로블록주위의 상, 하, 좌, 우 네 방향의 데이터를 이용하였다. 하지만 대부분의 심각한 에러는 슬라이스 단위로 발생하기 때문에 좌, 우의 데이터는 사용할 수 없다. 본 논문에서는 이러한 슬라이스 단위의 에러를 은닉하기에 적합한 알고리즘을 제안한다. 상, 하, 오른쪽 상단, 왼쪽 상단, 오른쪽 하단, 왼쪽 하단의 6영역의 데이터를 이용하여 두 가지 대표적인 에러 은닉 방법인 boundary matching 방식과 주변 움직임 벡터 정보를 이용한 움직임 벡터 추정 방식에 적용하였다. 실험 곁과 기존의 방법에 비해 향상된 복원 화질을 얻을 수 있었다.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.42 no.2 s.302
• /
• pp.151-160
• /
• 2005

In this paper, we propose a new fast motion estimation algorithm based on successive elimination algorithm (SEA) which can dramatically reduce heavy complexity of the variable block size motion estimation in H.264 encoder. The proposed method applies the conventional SEA in the hierarchical manner to the seven block modes. That is, the proposed algorithm can remove the unnecessary computation of SAD by means of the process that the previous minimum SAD is compared to a current SAD for each mode which is obtained by accumulating sum norms or SAD of $4\times4$ blocks. As a result, we have tighter bound in the inequality between SAD and sum norm than in the ordinary SEA. If the basic size of the block is smaller than $4\times4$, the bound will become tighter but it also causes to increase computational complexity, specifically addition operations for sum norm. Compared with fast full search algorithm of JM of H.264, our algorithm saves 60 to $70\%$ of computation on average for several image sequences.