• Korean Journal of Logic
• /
• v.6 no.2
• /
• pp.49-67
• /
• 2003

조합논리는 기본적으로 정해진 해석이 없는 순수한 형태만을 가지고 추상적으로 연산하는 관점에 관한 논리로서, 논리학을 기호학적 관점에서 볼 수 있는 토대를 제공해 준다. 조합논리의 특징은 연산자가 피연산자도 될 수 있다는 사실에 있으며 그래서 동일한 연산자가 그 자신의 피연산자도 될 수 있다. 이 논문에서 우리는 기본연산자들의 직관적 개념과 형식적 개념을 소개하고 연산자 대수에 내해 검토하고 나서 조합논리와 $\lambda$-연산의 번역가능성에 다해 알아보겠다. 조합논리에 유형의 개념을 추가하면 자연언어 분석에서 아주 효율적인데 기본유형인 대상자 명제 이외의 어떤 요소라도 함수자로 나타낼 수 있는데 이들은 조합자의 특수한 경우로서 파생유형들이다.

• Journal of the Institute of Electronics Engineers of Korea CI
• /
• v.43 no.2 s.308
• /
• pp.1-11
• /
• 2006

In this paper, we propose a new register file architecture called the Register File Extension for Multi-words or Long-word Operation (RFEMLO) to accelerate both symmetric and asymmetric cryptographic algorithms. Based on the idea that most of cryptographic algorithms heavily use multi-words or long-word operations, RFEMLO allows multiple contiguous registers to be specified as a single operand. Thus, a single instruction can specify a SIMD-style multi-word operation or a long-word operation. RFEMLO can be applied to general purpose processors by adding instruction set for multi-words or long-word operands and functional units for additional instruction set. To evaluate the performance of RFEMLO, we use Simplescalar/ARM 3.0 (with gcc 2.95.2) and run detailed simulations on various symmetric and asymmetric cryptographic algorithms. By applying RFEMLO, we could get maximum 62% and 70% reductions in the total instruction count of symmetric and asymmetric cryptographic algorithms respectively. Also, performance results show that a speedup of 1.4 to 2.6 can be obtained in symmetric cryptographic algorithms and a speedup of 2.5 to 3.3 can be obtained for asymmetric cryptographic algorithms when we apply RFEMLO to a processor with an in-order pipeline. We also found that RFEMLO can effectively improve the performance of these cryptographic algorithms with much less cost compared to issue-width increase available in Superscalar implementations. Moreover, the RFEMLO can also be applied to Superscalar processor, leading to additional 83% and 138% performance gain in symmetric and asymmetric cryptographic algorithms.

• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 2002.05a
• /
• pp.123-125
• /
• 2002

여러 사람에게서 생체신호를 측정하여 특징을 추출하는 경우 피실험자마다 다른 신체적 또는 생리학적 특징에 의해 같은 클래스로 분류하고 싶어도 다른 클래스로 잘못 분류되는 경우가 발생한다. 이와 같이 N 명의 사람에게서 얻은 생체신호로 M 개의 클래스를 분류하도록 훈련하여 새로운 사람의 생체신호를 M 개의 클래스로 분류하고자 할 때 발생하는 문제를 해결하기 위한 방법으로 피실험자 독립적인 클러스터링 방법을 제안하고자 한다. 이를 위한 수학적 기반으로 동치관계들의 교집합과 합집합에 근거한 새로운 연산자를 정의하고 이를 이용하여 최대 공통 클러스터(Largest Common Cluster, LCC)라는 새로운 개념을 정의한다 이는 여러 사람에게서 얻은 정보에서 최대한 공통의 성질을 갖는 것들을 찾아내는 수학적이고 체계적인 방법이라 할 수 있다. 따라서 일단 LCC를 찾아내면 이를 특징(feature)으로 삼아 패턴분류기를 설계하면 여러 사람에게 적용가능한 생체신호 인식기를 설계할 수 있게 된다.

• Journal of IKEEE
• /
• v.8 no.2 s.15
• /
• pp.181-185
• /
• 2004

This paper reduces power dissipation with the minimum switching activity of functional units that have many operators. Therefore, it has more effects of power dissipation that operator dissipation to reduce power dissipation of whole circuit preferentially. This paper proposes an algorithm that minimize power dissipation in functional units operations that affect much as power dissipation in VLSI circuit. The algorithm has scheduled operands using power library that has information of all operands. The power library upgrades information of input data in each control step about all inputs of functional units and the information is used at scheduling process. Therefore, the power dissipation is minimized by functional units inputs in optimized data. This paper has applied algorithm that proposed for minimizing power dissipation to functional unit in high level synthesis. The result of experiment has effect of maximum 9.4 % for minimizing power dissipation.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.53 no.12
• /
• pp.20-35
• /
• 2016

In this paper, in order to reduce the delay and area of the partial product accumulation (PPA) of the parallel decimal multiplier, a tree architecture that composed by multi-operand decimal CSAs and improved CLA is proposed. The proposed tree using multi-operand CSAs reduces the partial product quickly. Since the input range of the recoder of CSA is limited, CSA can get the simplest logic. In addition, using the multi-operand decimal CSAs to add decimal numbers that have limited range in specific locations of the specific architecture can reduce the partial products efficiently. Also, final BCD result can be received faster by improving the logic of the decimal CLA. In order to evaluate the performance of the proposed partial product accumulation, synthesis is implemented by using Design Complier with 180 nm COMS technology library. Synthesis results show the delay of the proposed partial product accumulation is reduced by 15.6% and area is reduced by 16.2% comparing with which uses general method. Also, the total delay and area are still reduced despite the delay and area of the CLA are increased.

• Spatial Information Research
• /
• v.5 no.2
• /
• pp.147-160
• /
• 1997

"The "Map Algebra", beeing recognized as a viable theoretical framework for GIS (Geographica Infonnation System), models map layers as "operands" which are the basic unit of geo-processing, and a variety of GIS commands as "operators." In this paper, we attempt at lifting some limitations of map algebras proposed in GIS literature. First, we model map layer as "function" such that we may employ the notion of meta operator (or, higher-order funtion) available in the functional programming paradigm. This approach provides map algebraic language with "programmability" needed in GIS user language. Second, we extend the semantics of, and improve on the sytactic structure of map algebraic language. Mer the data model and language associated with map algebra are formalized, we proceed to design and implement a prototype of map algebraic processor. The parser of the language in our prototype plays the role of transforming the native and heterogeneous user language of current GISs into a canonical map algebraic language. The prototype, named "MapSee" is a proof-of-concept system for the ideas we propsed in this paper. We believe that the uniform interface based on the map algebraic language will make promising infrastructure to support "Internet GIS." This is because the uniform but powerful interface through the Web clients allow access to both geo-data and geo-processing resources distributed over the network.to both geo-data and geo-processing resources distributed over the network.

• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.20 no.4
• /
• pp.135-141
• /
• 2020

Today, CPUs in general-purpose computers such as servers, desktops and laptops, as well as home appliances and embedded systems, consist mostly of multicore processors. In order to improve performance, it is required to use an out-of-order execution processor by Tomasulo algorithm as each core processor. An out-of-order execution processor with Tomasulo algorithm can execute the available instructions in any order and perform speculation in order to reduce control dependencies. Therefore, the performance of an out-of-order execution processor can be significantly improved compared to an in-order execution processor. In this paper, an out-of-order execution processor using Tomasulo algorithm and ARM instruction set is designed using VHDL record data types and simulated by GHDL. As a result, it is possible to successfully perform operations on programs written in ARM instructions.

• Proceedings of the Korea Institutes of Information Security and Cryptology Conference
• /
• 2006.06a
• /
• pp.351-355
• /
• 2006

RSA 암호 시스템은 IC카드, 모바일 및 WPKI, 전자화폐, SET, SSL 시스템 등에 많이 사용된다. RSA는 모듈러 지수승 연산을 통하여 수행되며, Montgomery 곱셈기를 사용하는 것이 효율적이라고 알려져 있다. Montgomery 곱셈기에서 임계 경로 지연 시간(Critical Path Delay)은 세 피연산자의 덧셈에 의존하고 캐리 전파를 효율적으로 처리하는 문제는 Montgomery 곱셈기의 효율성에 큰 영향을 미친다. 최근 캐리 전파를 제거하는 방법으로 캐리 저장 덧셈기(Carry Save Adder, CSA)를 사용하는 연구가 계속 되고 있다. McIvor외 세 명은 지수승 연산에 최적인 CSA 3단계로 구성된 Montgomery 곱셈기와 CSA 2단계로 구성된 Montgomery 곱셈기를 제안했다. 시간 복잡도 측면에서 후자는 전자에 비해 효율적이다. 본 논문에서는 후자보다 빠른 연산을 수행하기 위해 캐리 전파 제거 특성을 가진 이진 부호 자리(Signed-Digit, SD) 수 체계를 사용한다. 두 이진 SD 수의 덧셈을 수행하는 잉여 이진 덧셈기(Redundant Binary Adder, RBA)를 새로 제안하고 Montgomery 곱셈기에 적용한다. 기존의 RBA에서 사용하는 이진 SD 덧셈 규칙 대신 새로운 덧셈 규칙을 제안하고 삼성 STD130 $0.18{\mu}m$ 1.8V 표준 셀 라이브러리에서 지원하는 게이트들을 사용하여 설계하고 시뮬레이션 하였다. 그 결과 McIvor의 2 방법과 기존의 RBA보다 최소 12.46%의 속도 향상을 보였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.25 no.12
• /
• pp.1882-1889
• /
• 2021

This paper describes a high-performance hardware implementation of modular multiplication used as a core operation in elliptic curve cryptography. A 521-bit high-performance modular multiplier for NIST P-521 curve was designed by adopting 3-way Toom-Cook integer multiplication and fast reduction algorithm. Considering the property of the 3-way Toom-Cook algorithm in which the result of integer multiplication is multiplied by 1/3, modular multiplication was implemented on the Toom-Cook domain where the operands were multiplied by 3. The modular multiplier was implemented in the xczu7ev FPGA device to verify its hardware operation, and hardware resources of 69,958 LUTs, 4,991 flip-flops, and 101 DSP blocks were used. The maximum operating frequency on the Zynq7 FPGA device was 50 MHz, and it was estimated that about 4.16 million modular multiplications per second could be achieved.

• Proceedings of the Korean Operations and Management Science Society Conference
• /
• 2004.05a
• /
• pp.624-627
• /
• 2004

본 연구는 동일한 병렬기계에서의 총 납기지연의 합을 최소화하는 일정계획 문제에 대해 다룬다. 이 문제는 Lenstra et al. (1977)에 의해 NP-hard로 알려져 있으며, 작업의 수와 기계의 수가 큰 현실적 문제에 대해 적절한 시간 내에 최적해를 찾는다는 것은 사실상 불가능하다. 따라서 본 연구에서는 이 문제를 해결하기 위하여 혼합형 유전 알고리즘(hybrid genetic algorithm)을 제안한다. 혼합형 유전 알고리즘에서는 임의로 발생시킨 모집단에 대해 먼저 유전 알고리즘(genetic algorithm)이 세대를 진행하며 해를 개선한다. 유전 알고리즘이 일정기간동안 더 이상 해를 개선하지 못하면, 부분탐색 알고리즘(local-search algorithm))이 유전 알고리즘의 모집단의 개체들에 대해 해의 개선을 시도한다. 즉, 부분 탐색 알고리즘은 모집단 속의 각각의 개체를 초기해로 하여 모집단 내의 개체 수만큼의 부분 최적해(local optimum)들을 구한다. 이렇게 구한 부분 최적해들로 새로운 모집단을 구성하면 다시 유전 알고리즘이 진행된다. 이 과정을 종료조건에 이를 때까지 번갈아가며 반복 수행한다. 본 연구에서 제안한 유전 알고리즘에서는 Bean(1994)이 제안한 Random key 방법으로 개체를 표현하였으며 Park(2000)이 제안한 3가지 교차 연산자들을 채용하였다. 부분탐색 알고리즘을 위해서는 쌍대교환(pair-wise interchange) 방법을 통해 이웃해를 생성하였다. 선행실험을 통하여 제안한 혼합형 유전알고리즘에서 사용하는 다양한 모수(parameter)값들을 최적화하였으며 알고리즘의 성능을 비교하기 위하여 기존의 알고리즘과도 비교실험을 수행하였다.복적인 지표가 채택되는 경우를 포함하고 있다. 셋째는 추상적이며 측정이 어려운 지표를 채택하고 있는 경우이다. 여기에는 지표에 대한 정확한 정의가 이루어져 있지 않아 피 평가자가 불필요하거나 과다한 평가 자료를 준비해야 하거나 평가자로 하여금 평가 시 혼돈을 유발할 가능성이 있거나, 또는 상위개념의 평가항목과 하위개념의 평가항목이 혼재되어 구분이 모호한 경우를 포함하고 있다. 바탕으로 '생태적 합리성'이라는 체계적인 지식교육을 거쳐서, '환경정의' 의식의 제고로 이어가고, 굵직한 '환경갈등'의 상황에서 뚜렷한 정치적 태도와 실천을 할 수 있는 '생태적 인간상'의 육성으로 나아갈 수 있어야 한다는 것이 필자의 생각이다. 이를 위해서는 어찌되었건 체험학습 영역에서는 환경현안에 대한 사회적 실천을 '교육 소재'로 삼을 수 있어야 하며, 교과학습 영역에서는 한국사회의 환경현안에 대한 정치경제적 접근을 외면하지 말고 교과서 저작의 소재로 삼을 수 있어야 하며, 이는 '환경관리주의'와 '녹색소비'에 머물러 있는 '환경 지식교육'과 실천을 한단계 진전시키는 작업으로 이어질 것이다. 이후 10년의 환경교육은 바로 '생태적 합리성'과 '환경정의'라는 두 '화두'에 터하여 세워져야 한다.배액에서 약해를 보였으나, 25% 야자지방산의 경우 50 ${\sim}$ 100배액 어디에서도 액해를 보이지 않았다. 별도로 적용한 시험에서, 토마토의 경우에도 25% 야자지방산 비누 50 ${\sim}$ 100배액 모두 약해를 발생하지 않았으나, 오이에서는 25% 야자지방산 비누 100배액에도 약해를 나타내었다. 12. 이상의 결과, 천연지방산을 이용하여 유기농업에 허용되는 각종의 살충비누를 제조할 수 있었으