• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2008년도 춘계학술대회 논문집
• /
• pp.382-385
• /
• 2008

박막형 태양전지 분야는 저가이고 가볍다는 특징을 가지고 있으며, 휘어지는 기판재를 적용하여 플렉서블 태양전지를 제조할 수도 있다는 장점을 가지고 있다. 본 연구에서 플렉서블 태양전지에 적합한 금속기판재를 제조하는 연구를 수행하였다. 일반적으로 기판재와 cell을 구성하는 반도체 층의 열팽창 거동 차이에 의한 열변형이 태양전지의 공정안정성에 영향을 주는 것으로 알려져 있었으며, cell을 구성하는 반도체 층과 열팽창 거동이 유사한 금속기판재의 적용이 필요하다. 이러한 특성을 쉽게 제어할 수 있는 금속기판재를 얇게 제조하기에 적절한 방법은 전주법이다. 전주법을 적용하여 조성 및 두께가 다른Ni 계 합금의 열팽창 거동을 TMA 장비를 사용하여 측정하였으며, 태양전지 제조에 사용되는 고온공정시 안정성 확보를 위하여 열처리후에 금속기판재의 열팽창 거동을 측정하였다. 그리고 전산해석tool 을 활용하여 가상의 CIS 플렉서블 태양전지 제조공정을 설정하고 고온공정온도에서 상온으로 냉각시 발생되는 층간 열변형 연구를 수행하였다. 그리고 플렉서블 태양전지용 기판재로 Ni 계 합금표면에 절연체인 $SiO_2$ 증착 연구를 수행하여 Fe-52Ni 합금에서 안정적인 절연층을 얻을 수 있었다.

• 센서학회지
• /
• 제6권1호
• /
• pp.63-71
• /
• 1997

ZnS:Mn/$ZnS:TbF_{3}$적층구조의 TFEL(thin-film eletroluminescent)소자를 제작하였으며, 이때 절연층으로 (Pb,La)$TiO_{3}$(이하PLT)와 $SiO_{2}$박막을 이용하였다. TFEL소자는 $78V_{rms}$의 문턱전압과 $100V_{rms}$의 인가전압에서 $400{\mu}W/cm^{2}$의 휘도를 나타내었다. TFEL소자의 발광스펙트럼은 450nm에서 630nm사이의 파장대를 보이고 있다. 제작된 TFEL소자는 컬러필터를 병용함으로서, 적 녹 청의 색상을 구현하는 TFEL소자로 활용할 수 있다.

• 한국자기학회지
• /
• 제11권5호
• /
• pp.189-195
• /
• 2001

ICP 마그네트론 스퍼터를 이용하여 2.5$\times$2.5 $\textrm{cm}^2$ 넓이의 열산화막이 형성된 실리콘 기판에 총 14개의 동일한 간격으로 NiFe(170 )/CoFe(48 )/Al(13 )-O/CoFe(500 )/Ta(50 ) 구조의 junction을 형성하여 자기저항비의 균일성을 알아보았다. 각 층은 ICP 마그네트론 스퍼터를 이용하여 만들고 특히 절연층은 플라즈마 산화법으로 제작하여 TMR 소자를 만들었다. 완성된 각 소자를 외부자기장을 변화시키면서 4단자 측정법으로 기준저항, 자기저항비, 자화반전자장을 측정하였다. 균일한 박막형성에 적합한 ICP스퍼터라도 같은 공정하에서 자기저항비의 표준편차가 2.72 정도의 분포가 있었으며, 위치에 따른 각 기준저항, 자기저항비, 자화반전자장의 유의차는 없었다. 또한 기준저항이 증가함에따라 자기저항비와 자화반전자장이 증가하는 경향이 있었으며, 이러한 현상은 균일하지 못한 절연막의 형성에 기인하는 것으로 판단되었다. 균일한 성막이 가능한 ICP 스퍼터로도 위치별로 절연막층 상태의 국부적 분산에 따라 표준편차가 기준저항의 경우 64.19, 자기저항비의 경우 2.72의 변화가 발생하여 실제적인 소자의 양산을 위해서는 산화막 형성공정의 개선이나 후열처리 등에 의한 균일화 공정이 필요할 것으로 생각되었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
• /
• pp.394-395
• /
• 2012

본 연구에서는 게이트 절연막 $SiO_2$가 증착된 Si 기판위에 스퍼터링 방식으로 투명산화막반도체 a-IGZO타겟을 사용하여 채널층을 형성하고, a-IZO타겟으로 소스/드레인층을 형성하여 박막트랜지스터를 제작하였다. 채널층의 두께 20 nm, 50 nm,100 nm에 따른 전기적인 특성을 평가하였으며, 두께 따라 문턱전압의 변화를 확인하였다. 제작된 a-IGZO 박막트랜지스터는 높은 전자이동도와 스위칭특성을 보여주었다.

• 한국자기학회지
• /
• 제9권6호
• /
• pp.291-295
• /
• 1999

IrMn을 반강자성체로 사용하고 순수한 Al을 자연산화시켜서 제작한 Al203를 절연층으로 사용한 spin-valve 형태의 NiFe/Co/Al2O3/Co/IrMn 터널링 접합의 자기저항효과를 조사하였다. IrMn의 두께가 약 100$\AA$이상일 경우 강자성체와의 교환상호작용이 발생하기 때문에 NiFe(183$\AA$)/Co(17$\AA$)/Al-oxide(16$\AA$)IrMn(100$\AA$) 터널링 접합에서 자기저항효과가 관찰되며 TMR비(%)는 $\pm$20 Oe의 인가자장에서 10% 이상의 값을 갖는다. 하부 자성층인 NiFe/Co의 길이방향으로 수행한 자장 중 열처리에 의해 저항은 다소 감소하고 TMR비(%)는 열처리온도에 따라 증가하여 20$0^{\circ}C$에서 23%의 최대값을 갖는다. 자성층의 폭을 변호시켜 접합면적을 달리한 시료의 TMR비(%)는 접합면적이 증가할수록 증가하고 저항은 감소한다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2010년도 제39회 하계학술대회 초록집
• /
• pp.202-202
• /
• 2010

최근 반도체 소자의 미세화에 따라, 단채널 효과에 의한 누설전류 및 소비전력증가 등이 문제가 되고 있다. DRAM의 경우, 캐패시터 영역의 축소문제가 소자집적화를 방해하는 요소로 작용하고 있다. 1T-DRAM은 기존의 DRAM과 달리 캐패시터 영역을 없애고 상부실리콘의 중성영역에 전하를 저장함으로써 소자집적화에 구조적인 이점을 갖는다. 또한 silicon-on-insulator (SOI) 기판을 이용할 경우, 뛰어난 전기적 절연 특성과 기생 정전용량의 감소, 소자의 저전력화를 실현할 수 있다. 본 연구에서는 silicon-germanium-on-insulator (SGOI) 기판을 이용한 1T-DRAM의 열처리온도에 따른 특성 변화를 평가하였다. 기존의 SOI 기판을 이용한 1T-DRAM과 달리, SGOI 기판을 사용할 경우, strained-Si 층과 relaxed-SiGe 층간의 격자상수 차에 의한 캐리어 이동도의 증가효과를 기대할 수 있다. 하지만 열처리 시, SiGe층의 Ge 확산으로 인해 상부실리콘 및 SiGe 층의 두께를 변화시켜, 소자의 특성에 영향을 줄 수 있다. 열처리는 급속 열처리 공정을 통해 $850^{\circ}C$와 $1000^{\circ}C$로 나누어 30초 동안 N2/O2 분위기에서 진행하였다. 그리고 Programming/Erasing (P/E)에 따라 달라지는 전류의 차를 감지하여 제작된 1T-DRAM의 메모리 특성을 평가하였다.

• 대한전자공학회논문지SD
• /
• 제38권11호
• /
• pp.765-770
• /
• 2001

고온 급속 열처리시킨 LiNbO₃/AIN/Si(100) 구조를 이용하여 MFIS 소자를 제작하고, 비휘발성 메모리 동작 가능성을 확인하였다. 고유전율 AIN 박막 위에 Pt 전극을 증착시켜 제작한 MIS 구조에서 측정한 1MHz C-V 특성곡선에서는 히스테리시스가 전혀 없고 양호한 계면특성을 보였으며, 축적 영역으로부터 산출한 비유전율 값은 약 8 이었다. Pt/LiNbO₃/AIN/Si(100) 구조에서 측정한 1MHz C-V 특성의 축적영역에서 산출한 LiNbO₃ 박막의 비유전율 값은 약 23 이었으며, ±5 V의 바이어스 범위 내에서의 메모리 윈도우는 약 1.2 V이었다. 이 MFIS 구조에서의 게이트 누설전류밀도는 ±500 kV/cm의 전계 범위 내에서 10/sup -9/ A/㎠ 범위를 유지하였다. 500 kHz의 바이폴러 펄스를 인가하면서 측정한 피로특성은 10/sup 11/ cycle 까지 초기값을 거의 유지하는 우수한 특성을 보였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 1999년도 제17회 학술발표회 논문개요집
• /
• pp.106-106
• /
• 1999

반도체 소자가 소브마이크론 이하로 집적화 되어감에 따라, RC 신호 지연 및 간섭 현상, 전력 소비의 증가 문제가 심각하게 대두되고 있다. 이러한 문제를 개선하기 위해서는, 현재 층간 절연막으로 상용화되어 있는 SiO2 박막을 대체할 저유전율 박막의 개발이 필수적이며, 많은 연구자들이 여러 가지 새로운 유기물질과 무기물질은 제안하고 있다. 반도체 공정상의 적합성을 고려할 때, 이들 여러물질 중에서 알킬기를 함유한 SiO2 박막(이하 'Si-O-C-H 박막'으로 표기)에 많은 관심이 집중되고 있다. Si-O-C-H 박막은 알킬기에 의해 형성된 나노 스케일의 기공에 의해 작은 유전율을 가지게 된다. 따라서, 박막내의 알킬기의 함유량이 많을수록 보다 작은 유전율을 얻을 수 있다. 그러나 과다한 알킬기의 함유는 Si-O-C-H 박막의 열적 특성을 열화시키는 부정적인 효과도 있다. 본 연구에서는 bis-trimethylsilylmethane(BTMSM, H9C3-Si-CH2-Si-C3H9) precursor를 이용하여 Si-O-C-H 박막을 증착하였다. BTMSM precursor의 중요한 특징중 하나는, 두 실리콘 원자 사이에 Si-CH2 결합이 존재한다는 사실이다. Si-CH2 결합은 양쪽의 Si에 의해 강하게 결합되어 있어서, BTMSM precursor를 사용하여 Si-O-C-H 박막은 유전상수도 작을 뿐 아니라, 열적으로도 안정된 특성이 얻어질 것으로 기대된다. Si-O-C-H 박막의 열적 안정성을 평가하기 위하여, 고온 열처리 전후의 FT-IR 스펙트럼 분석과 C-V(capacitance-voltage) 측정에 의한 유전상수 변화를 살펴보았다. 또한 증착된 박막의 미세구조 및 step coverage 특성 관찰을 위하여 SEM(scanning electron microscopy) 및 TEM(transmission electron micfroscopy) 분석을 하였다. 변화하였으며 이는 포토루미네슨스의 변화의 원인으로 판단된다. 연구하였다. CeO2 와 Si 사이의 계면을 TEM 측정에 의해 분석하였고, Ce와 O의 화학적 조성비를 RBS에 의해 측정하였다. Si(100) 기판위에 증착된 CeO2 는 $600^{\circ}C$ 낮은 증착률에서 seed layer를 하지 않은 조건에서 CeO2 (200) 방향으로 우선 성장하였으며, Si(111) 기판 위의 CeO2 박막은 40$0^{\circ}C$ 높은 증착률에서 seed layer를 2분이상 한 조건에서 CeO2 (111) 방향으로 우선 성장하였다. TEM 분석에서 CeO2 와 Si 기판사이에서 계면에서 얇은 SiO2층이 형성되었으며, TED 분석은 Si(100) 과 Si(111) 위에 증착한 CeO2 박막이 각각 우선 방향성을 가진 다결정임을 보여주었다. C-V 곡선에서 나타난 Hysteresis는 CeO2 박막과 Si 사이의 결함때문이라고 사료된다.phology 관찰결과 Ge 함량이 높은 박막의 입계가 다결정 Si의 입계에 비해 훨씬 큰 것으로 나타났으며 근 값도 증가하는 것으로 나타났다. 포유동물 세포에 유전자 발현벡터로써 사용할 수 있음으로 post-genomics시대에 다양한 종류의 단백질 기능연구에 맡은 도움이 되리라 기대한다.다양한 기능을 가진 신소재 제조에 있다. 또한 경제적인 측면에서도 고부가 가치의 제품 개발에 따른 새로운 수요 창출과 수익률 향상, 기존의 기능성 안료를 나노(nano)화하여 나노 입자를 제조, 기존의 기능성 안료에 대한 비용 절감 효과등을 유도 할 수 있다. 역시 기술적인 측면에서도 특수소재 개발에 있어 최적의 나노 입자 제어기술 개발 및 나노입자를 기능성 소재로 사용하여 새로운 제품의 제조와 고압 기상 분사기술의 최적화에 의한 기능성 나노 입자 제조 기술을 확립하고 2차 오염 발생원인 유기계 항균제를 무기계 항균제로 대

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.751-753
• /
• 2007

최근에 유기물 전계효과 트랜지스터의 연구는 전자 소자 분야에서 널리 알려져 있다. 특히 본 연구에서는 CuPc 물질을 활성층으로 사용하여 Organic FET 소자를 제작하였다. Source와 Drain 전극을 Au와 Al을 사용하여 FET 소자의 전기적 특성을 비교하였다. CuPc FET 소자에서 CuPc 활성층의 두께는 40nm로 고정하였고, Au와 Al 전극의 두께는 200nm로 하여 소자를 제작하였다. 또한 C-V 특성을 측정하여 CuPc 유기물 층과 $SiO_2$ 절연층 계면에서의 특성 변화를 관측하였다. Au를 전극으로 사용한 FET 소자에서는 전형적인 FET 특성 곡선을 관측할 수 있었으나, Al을 전극을 사용한 FET 소자에서는 누설 전류가 흐르고 있음을 확인 할 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.264-264
• /
• 2011

1T-1C로 구성되는 기존의 dynamic random access memory (DRAM)는 데이터를 저장하기 위해 적절한 커패시턴스를 확보해야 한다. 따라서 커패시터 면적으로 인한 집적도의 한계에 직면해있으며, 이를 대체하기 위한 새로운 DRAM인 1T- DRAM이 연구되고 있다. 기존의 DRAM과 달리 silicon-on-insulator (SOI) 기술을 이용한 1T-DRAM은 데이터 저장을 위한 커패시터가 요구되지 않는다. 정공을 채널의 중성영역에 축적함으로서 발생하는 포텐셜 변화를 이용하며, 이때 발생하는 드레인 전류차를 이용하여 '0'과 '1'을 구분한다. 기존의 완전공핍형 평면구조의 1T-DRAM은 소스 및 드레인 접합부분에서 발생하는 누설전류로 인해 '0' 상태의 메모리 유지특성이 열화되는 단점을 가지고 있다. 따라서 메모리의 보존특성을 향상시키기 위해 소스/드레인 접합영역을 줄여 누설전류를 감소시키는 구조를 갖는 1T-DRAM의 연구가 필요하다. 또한 고유전율을 가지는 Si3N4를 이용한 oxide-nitride-oxide (ONO)구조의 게이트 절연막을 이용하면 동일한 두께에서 더 낮은 equivalent oxide thickness (EOT)를 얻을 수 있기 때문에 보다 저 전압에서 1T-DRAM 동작이 가능하여 기존의 SiO2 단일층을 이용한 1T-DRAM보다 동일 전압에서 더 큰 sensing margin을 확보할 수 있다. 본 연구에서는 누설전류를 감소시키기 위하여 소스 및 드레인이 채널위로 올려진 recessed channel 구조에 ONO 게이트 절연막을 적용한 1T-DRAM을 제작 및 평가하고, 본 구조의 1T-DRAM적용 가능성 및 ONO구조의 게이트 절연막을 이용한 sensing margin 개선을 확인하였다.