• 한국재료학회지
• /
• 제3권5호
• /
• pp.459-465
• /
• 1993

SOG박막 밑에 층간 절연박으로 사용하는 PECVD산화막을 Si rich산화막으로 만들어 줌으로써 실리콘 dangling bond가 수소원자나 수분과 결합하여 SOG박막으로 부터 침투되는 수소원자나 수분의 확산을 억제하므로서 소작 열화되는 것을 방지한다. 이러한 Si rich산화막의 기본 특성을 알아보기 위하여 LF/HF power비와 $SiH_4/N_2O$ gas유량비를 변화시켜서 박막 특성을 조사하였다. 저주파 power만 변화시킨 경우, 증착속도가 감소하고 굴절율과 압축응력에 증가하며 FTIR에서 3300$\textrm{cm}^{-1}$~3800$\textrm{cm}^{-1}$영역의 수분에 의한 peak이 감소하는 것으로 보아 박막이 치밀해짐을 알 수 있고, $SiH_{4}$기체유량을 증가시킨 경우엔 증착속도, 굴절율, 식각속도는 증가하나 압축응력은 감소한다. FTIR에서 Si-O-Si peak의 세기가 감소하고 낮은 파수영역으로 이동하며, AES분석 결과에서 일반적인 oxide(Si:0=1:1.98)에서 보다 Si:O비가 1:1.23으로 낮아 PECVD산화 막내의 Si danling bond가 증가했음을 알 수 있었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.255-255
• /
• 2016

Resistive random access memory (ReRAM)는 낮은 동작 전압, 빠른 동작 속도, 고집적화 등의 장점으로 인해 차세대 비휘발성 메모리 소자로써 많은 관심을 받고 있다. 최근에 ReRAM 절연막으로 NiOx, TiOx, AlOx TaOx, HfOx와 같은 binary metal oxide 물질들을 적용하는 연구가 활발히 진행되고 있다. 특히, HfOx는 안정적인 동작 특성을 나타낸다는 점에서 ReRAM 절연막 물질로 적합하다고 보고되고 있다. ReRAM 절연막을 형성할 때, 물리 기상 증착 방법 (PVD)이나 화학 기상 증착법 (CVD)과 같은 방법이 많이 이용된다. 이러한 증착 방법들은 고품질의 박막을 형성시킬 수 있는 장점이 있다. 하지만, 높은 온도에서의 공정과 고가의 진공 장비가 이용되기 때문에 경제적인 문제가 있으며, 기판 또는 금속에 플라즈마 손상으로 인한 문제가 발생할 수 있다. 따라서 이러한 문제점들을 개선하기 위해 용액 공정이 많은 관심을 받고 있다. 용액 공정은 공정과정이 간단할 뿐만 아니라 소자의 대면적화가 가능하고 공정온도가 낮으며 고가의 진공장비가 필요하지 않은 장점을 가진다. 따라서 본 연구에서는, 용액공정을 이용하여 HfOx 기반의 ReRAM 제작하였고 $25^{\circ}C$와 $85^{\circ}C$에서 ReRAM의 동작특성에 미치는 compliance current의 영향을 평가하였다. 실험 방법으로는, hafnium chloride (0.1 M)를 2-methoxyethanol에 충분히 용해시켜서 precursor를 제작하였다. 이후, p-type Si 기판 위에 습식산화를 통하여 300 nm 두께의 SiO2 절연층을 성장시킨 후, 하부전극을 형성하기 위해 electron beam evaporation을 이용하여 10/100 nm 두께의 Ti/Pt 전극을 증착하였다. 순차적으로, 제작된 산화물 precursor를 이용하여 Pt 위에 spin coating 방법으로 1000 rpm 10 초, 6000 rpm 30초의 조건으로 두께 35 nm의 HfOx 막을 증착하였다. 최종적으로, solvent 및 불순물을 제거하기 위해 $180^{\circ}C$의 온도에서 10 분 동안 열처리를 진행하였으며, 상부 전극을 형성하기 위해 electron beam evaporation을 이용하여 Ti와 Al을 각각 50 nm, 100 nm의 두께로 증착하였다. ReRAM 동작에서 compliance current가 미치는 영향을 평가하기 위하여 compliance current를 10mA에서 1mA까지 변화시키면서 측정한 결과, $25^{\circ}C$에서는 compliance current의 크기와 상관없이 일정한 메모리 윈도우와 우수한 endurance 특성을 얻는 것을 확인하였다. 한편, $85^{\circ}C$의 고온에서 측정한 경우에는 1mA의 compliance current를 적용하였을 때, $25^{\circ}C$에서 측정된 메모리 윈도우 크기를 비슷하게 유지하면서 더 우수한 endurance 특성을 얻는 것을 확인하였다. 결과적으로, 용액공정 방법으로 제작된 ReRAM을 측정하는데 있어서 compliance current를 줄이면 보다 우수한 endurance 특성을 얻을 수 있으며, ReRAM 소자의 전력소비감소에 효과적이라고 기대된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.152-153
• /
• 2006

본 연구에서는 태양전지 표면에 입사된 광자의 반사손실을 최소화하기 위한 방법으로써 기판 표면에 다공성 실리콘층을 이용한 반사방지막 (Anti-Reflection Coating, ARC)을 형성하는 실험을 하였다. 다공성 실리콘(Porous silicon, PSi)은 실온에서 일정 비율로 만든 전해질 용액($HF-C_2H_5OH-H_2O$)을 사용하여 실리콘 표면을 양극산화처리 함으로써 단순 공정만으로 실리콘 기판의 반사율을 높일 수 있다. 또한 새로운 레이어(layer)없이 기존 기판을 식각시켜 만들기 때문에 박막형 태양전지를 제작시 적용이 용이하다. 저비용, 단순공정의 이점을 살려 전류밀도에 따른 PSi의 반사방지막으로써의 특성을 비교 분석하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.264-264
• /
• 2016

최근에 charge trap flash (CTF) 기술은 절연막에 전하를 트랩과 디트랩 시킬 때 인접한 셀 간의 간섭현상을 최소화하여 오동작을 줄일 수 있으며 낸드 플래시 메모리 소자에 적용되고 있다. 낸드 플래시 메모리는 고집적화, 대용량화와 비휘발성 등의 장점으로 인해 핸드폰, USB, MP3와 컴퓨터 등에 이용되고 있다. 기존의 실리콘 기반의 플래시 메모리 소자는 좁은 밴드갭으로 인해 투명하지 않고 고온에서의 공정이 요구되는 문제점이 있다. 따라서, 이러한 문제점을 개선하기 위해 실리콘의 대체 물질로 산화물 반도체 기반의 플래시 메모리 소자들이 연구되고 있다. 산화물 반도체 기반의 플래시 메모리 소자는 넓은 밴드갭으로 인한 투명성을 가지고 있으며 저온에서 공정이 가능하여 투명하고 유연한 기판에 적용이 가능하다. 다양한 산화물 반도체 중에서 비정질 In-Ga-Zn-O (a-IGZO)는 비정질임에도 불구하고 우수한 전기적인 특성과 화학적 안정성을 갖기 때문에 많은 관심을 받고 있다. 플래시 메모리의 고집적화가 요구되면서 절연막에 high-k 물질을 atomic layer deposition (ALD) 방법으로 적용하고 있다. ALD 방법을 이용하면 우수한 계면 흡착력과 균일도를 가지는 박막을 정확한 두께로 형성할 수 있는 장점이 있다. 또한, high-k 물질을 절연막에 적용하면 높은 유전율로 인해 equivalent oxide thickness (EOT)를 줄일 수 있다. 특히, HfOx와 AlOx가 각각 trap layer와 blocking layer로 적용되면 program/erase 동작 속도를 증가시킬 수 있으며 넓은 밴드갭으로 인해 전하손실을 크게 줄일 수 있다. 따라서 본 연구에서는 ALD 방법으로 AlOx와 HfOx를 게이트 절연막으로 적용한 a-IGZO 기반의 thin-film transistor (TFT) 플래시 메모리 소자를 제작하여 메모리 특성을 평가하였다. 제작 방법으로는, p-Si 기판 위에 열성장을 통한 100 nm 두께의 SiO2를 형성한 뒤, 채널 형성을 위해 RF sputter를 이용하여 70 nm 두께의 a-IGZO를 증착하였다. 이후에 소스와 드레인 전극에는 150 nm 두께의 In-Sn-O (ITO)를 RF sputter를 이용하여 증착하였고, ALD 방법을 이용하여 tunnel layer에 AlOx 5 nm, trap layer에 HfOx 20 nm, blocking layer에 AlOx 30 nm를 증착하였다. 최종적으로, 상부 게이트 전극을 형성하기 위해 electron beam evaporator를 이용하여 platinum (Pt) 150 nm를 증착하였고, 계면 결함을 최소화하기 위해 퍼니스에서 질소 가스 분위기, $400^{\circ}C$, 30 분의 조건으로 열처리를 했다. 측정 결과, 103 번의 program/erase를 반복한 endurance와 104 초 동안의 retention 측정으로부터 큰 열화 없이 메모리 특성이 유지되는 것을 확인하였다. 결과적으로, high-k 물질과 산화물 반도체는 고성능과 고집적화가 요구되는 향후 플래시 메모리의 핵심적인 물질이 될 것으로 기대된다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2004년도 춘계학술대회
• /
• pp.50-53
• /
• 2004

본 논문에서는 Si wafer와 Cu사이의 밀착력을 증가시키기 위해 Si wafer전처리 후 plasma와 SAMs처리 방법에 의한 Cu도금의 형성에 관한 방법을 설명하였다. Si wafer를 Piranha solution과 $0.5\%$ HF처리 후 유기박막인 SAMs과 plasma를 이용하는 방법으로 wafer와 Cu층 사이의 밀착력을 증가시켰다. 도금층의 밀착력은 scratch test 로 측정하였으며, AEM을 이용해 시편에 형성된 패턴의 형태를 관찰하고 SEM과 EDS를 이용해 시편의 조직을 관찰하였다. 그 결과 Si wafer를 O2, He, SAMs를 혼합처리 했을 때 밀착성이 가장 우수하였다.

• 통합자연과학논문집
• /
• 제3권3호
• /
• pp.138-142
• /
• 2010

Polystyrene thin films containing Bragg structures have been successfully obtained by the removal of DBR porous silicon films from the DBR structured porous silicon/polystyrene composite film in HF/$H_2O$ mixture solution and by replicating the nano-structures of porous silicon containing Bragg structure. Polystyrene thin films containing Bragg structures displayed unique optical reflection resonances in optical reflection spectrum. This optical reflection band was resulted from the interference of reflection wavelength at Bragg structure of polystyrene thin films. The wavelength of reflection resonances could be modified by the change of Bragg structure of the master. Polystyrene thin films containing Bragg structures were flexible and maintained their optical characteristics upon bending. The Polystyrene thin films replicate the photonic features and the nanostructure of the master.

• 한국표면공학회지
• /
• 제41권5호
• /
• pp.189-193
• /
• 2008

In this study, we carried out an investigation of the etching characteristics (etch rate, selectivity to $SiO_2$ and $HfO_2$) of TiN thin films in the $CH_4$/Ar inductively coupled plasma. The maximum etch rate of $274\;{\AA}/min$ for TiN thin films was obtained at $CH_4$(80%)/Ar(20%) gas mixing ratio. At the same time, the etch rate was measured as function of the etching parameters such as RF power, Bias power, and process pressure. The X-ray photoelectron spectroscopy analysis showed an efficient destruction of the oxide bonds by the ion bombardment as well as showed an accumulation of low volatile reaction products on the etched surface. Based on these data, the ion-assisted chemical reaction was proposed as the main etch mechanism for the $CH_4$ containing plasmas.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 하계학술대회 논문집 Vol.9
• /
• pp.247-248
• /
• 2008

The etching characteristics of Titanium Nitride (TiN) and etch selectivity of TiN to $SiO_2$ and $HfO_2$ in $CH_4$/Ar plasma were investigated. It was found that TiN etch rate shows a non-monotonic behavior with increasing both Ar fraction in $CH_4$ plasma, RF power, and gas pressure. The maximum TiN etch rate of nm/min was obtained for $CH_4$ (80%)/Ar(20%) gas mixture. The plasmas were characterized using optical emission spectroscopy (OES) analysis measurements. From these data, the suggestions on the TiN etch characteristics were made.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2009년도 하계학술대회 논문집
• /
• pp.104-104
• /
• 2009

Critical dimensions has rapidly shrunk to increase the degree of integration and to reduce the power consumption. However, it is accompanied with several problems like direct tunneling through the gate insulator layer and the low conductivity characteristic of poly-silicon. To cover these faults, the study of new materials is urgently needed. Recently, high dielectric materials like $Al_2O_3$, $ZrO_2$ and $HfO_2$ are being studied for equivalent oxide thickness (EOT). However, poly-silicon gate is not compatible with high-k materials for gate-insulator. To integrate high-k gate dielectric materials in nano-scale devices, metal gate electrodes are expected to be used in the future. Currently, metal gate electrode materials like TiN, TaN, and WN are being widely studied for next-generation nano-scale devices. The TaN gate electrode for metal/high-k gate stack is compatible with high-k materials. According to this trend, the study about dry etching technology of the TaN film is needed. In this study, we investigated the etch mechanism of the TaN thin film in an inductively coupled plasma (ICP) system with $O_2/BCl_3/Ar$ gas chemistry. The etch rates and selectivities of TaN thin films were investigated in terms of the gas mixing ratio, the RF power, the DC-bias voltage, and the process pressure. The characteristics of the plasma were estimated using optical emission spectroscopy (OES). The surface reactions after etching were investigated using X-ray photoelectron spectroscopy (XPS) and auger electron spectroscopy (AES).

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2003년도 하계학술대회 논문집 C
• /
• pp.1938-1940
• /
• 2003

본 연구는 요소 센서 제작을 위한 과정으로서, 전기화학적 방법을 이용한 다공질 실리콘 구조 형성과, PDV(Physical Vapor Deposition) 법에 의한 백금 박막 코팅 및 전기화학적 전도성 고분자 코팅과 urease 고정화 단계를 고찰하고 감도 특성을 제시 하였다. 전극 기질로서 B을 도우핑한 p-type 실리콘웨이퍼를 사용하였고, HF:$C_2H_5OH:H_2O$=1:2:1의 부피비를 갖는 에칭 용액에서 5분간 -7 $mA/cm^2$의 일정 전류를 가하여 폭 2 ${\mu}m$, 깊이 10 ${\mu}m$의 다공질 실리콘(PS) 충을 형성하였다. 그 위에 200 ${\AA}$의 Ti 층을 underlayer로서 증착하고, 2000 ${\AA}$의 Pt를 중착하여 PS/Pt 박막 전극을 제작하고, 전도성 고분자로서 polypyrrole (PPy), 또는 poly(3-mehylthiophene) (P3MT)을 전기화학적으로 코팅한 후, urease(EC 3.5.1.5, type III, Jack Bean, Sigma)를 고정화 하였다. 고정화 시 전해질 수용액의 pH는 7.4로 하여 urease표면이 음전하를 갖도록 하고, 전극에 0.6 V (vs. SCE(Saturated Calomel Electrode))의 일정 전압을 가함으로써 urease가 전도성 고분자 표면에 전기적으로 흡착되도록 하였다. 이상의 방법으로 제작한 요소 센서의 감도는 PPy와 P3MT를 전자 전달 매질로 사용한 경우, 각각 8.44 ${\mu}A/mM{\cdot}cm^2$와 1.55 ${\mu}A/mM{\cdot}cm^2$의 감도를 보였다.