Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지
DOI QR코드

DOI QR Code

Effects of Annealing Gas and Pressure Conditions on the Electrical Characteristics of Tunneling FET

가스 및 압력조건에 따른 Annealing이 Tunneling FET의 전기적 특성에 미치는 영향

  • Song, Hyun-Dong (Dept. of Electronics Engineering, Chungnam National University) ;
  • Song, Hyeong-Sub (Dept. of Electronics Engineering, Chungnam National University) ;
  • Babu, Eadi Sunil (Dept. of Electronics Engineering, Chungnam National University) ;
  • Choi, Hyun-Woong (Dept. of Electronics Engineering, Chungnam National University) ;
  • Lee, Hi-Deok (Dept. of Electronics Engineering, Chungnam National University)
  • Received : 2019.05.18
  • Accepted : 2019.06.28
  • Published : 2019.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, the electrical characteristics of tunneling field effect transistor(TFET) was studied for different annealing conditions. The TFET samples annealed using hydrogen forming gas(4 %) and Deuterium($D_2$) forming gas(4 %). All the measurements were conducted in noise shielded environment. The results show that subthreshold slope(SS) decreased by 33 mV/dec after annealing process compared to before annealing. Under various temperature range, the noise is improved by average of 31.2 % for 10 atm Deuterium gas at $V_G=3V$ condition. It is also noticed that, post metal annealing with $D_2$ gas reduces the noise by average of 30.7 % at $I_D=100nA$ condition.

본 논문에서는 다양한 열처리(annealing) 조건에서 tunneling field effect transistor(TFET)의 전기적 특성을 연구 하였다. TFET 샘플은 수소 혼합 가스(4 %) 및 중수소($D_2$) 혼합 가스 (4 %)를 사용하여 열처리를 진행하였으며 측정은 노이즈 차폐실에서 진행되었다. 실험 결과, 열처리 전과 비교하여 열처리 공정 후에 subthreshold slope(SS)이 33 mV / dec만큼 감소함을 확인할 수 있었다. 그리고 측정 온도 범위에서 온도가 증가할수록 $V_G=3V$ 조건에서 10 기압의 중수소 혼합 가스에 대해 평균 31.2 %의 노이즈가 개선됨을 확인할 수 있었다. $D_2$ 혼합 가스로 메탈 증착 후 열처리 공정(post metal annealing)을 실시한 결과, $I_D=100nA$ 조건에서 평균 30.7 %의 노이즈가 감소되었음을 확인할 수 있다.

Keywords

JGGJB@_2019_v23n2_704_f0001.png 이미지

Fig. 1. Energy band diagram of source-channel junction under gate voltage biased. 그림 1. 전압이 인가되었을 때 소스-체널 정합의 에너지 벤드 다이어그램

JGGJB@_2019_v23n2_704_f0002.png 이미지

Fig. 2. The cross sectional view of the fabricated TFET structure. 그림 2. TFET 구조의 단면도

JGGJB@_2019_v23n2_704_f0003.png 이미지

Fig. 3. Subthreshold slope of measured samples. 그림 3. 측정된 샘플의 subthreshodd slope

JGGJB@_2019_v23n2_704_f0004.png 이미지

Fig. 4. Normalized　power spectral density(SID) of LFN at 100 Hz for (a) sample 1, (b) sample 2, (c) sample 3, and (d) sample 4. 그림 4. 100 Hz 지점에서 저주파 노이즈의 정규화된 크기 (a) 샘플 1, (b) 샘플 2, (c) 샘플 3, (d) 샘플 4

JGGJB@_2019_v23n2_704_f0005.png 이미지

Fig. 5. Normalized SID at 100 Hz with ID = 100 nA for (a) sample 3 and (b) sample 4. 그림 5. ID = 100 nA, 100 Hz 조건에서 정규화된 노이즈의 크기 (a) 샘플 3, (b) 샘플 4

JGGJB@_2019_v23n2_704_f0006.png 이미지

Fig. 6. Normalized SID of sample 3, (a) before post metal annealing and (b) after post metal annealing. 그림 6. 샘플 3의 노이즈의 정규화된 크기 (a) post metal annealing 전, (b) post metal annealing 후

Table 1. The temperature, time, gas, and pressure conditions of post metal annealing. 표 1. Post metal annealing의 온도, 시간, 가스종류, 압력 조건표

JGGJB@_2019_v23n2_704_t0001.png 이미지

Table 2. The biased conditions of DC characteristics and noise measurement. 표 2. DC 특성과 노이즈 측정 조건

JGGJB@_2019_v23n2_704_t0002.png 이미지

Table 3. Comparing subthreshold slope of TFET before and after post metal annealing with the temperature split. 표 3. Post metal annealing 공정 전. 후의 subthreshlod slope 비교

JGGJB@_2019_v23n2_704_t0003.png 이미지

Table 4. Average slope of the LFN as a function of temperature. 표 4. 온도변화에 따른 저주파 노이즈의 평균 기울기

JGGJB@_2019_v23n2_704_t0004.png 이미지

References

  1. K. P. Cheung. "On the 60 mV/dec@ 300 K limit for MOSFET subthreshold swing," Proceedings of 2010 International Symposium on VLSI Technology, System and Application. pp.72-73, 2010. DOI: 10.1109/VTSA.2010.5488941
  2. D. J. Frank, R. H. Dennard, E. Nowak, P. M. Solomon, Y. Taur, & H. S. P. Wong, "Device scaling limits of Si MOSFETs and their application dependencies," Proceedings of the IEEE, vol.89, no.3, pp.259-288, 2001. DOI: 10.1109/5.915374
  3. D. Jimenez, J. J. Saenz, B. Iniguez, J. Sune, L. F. Marsal, & J. Pallares, "Modeling of nanoscale gate-all-around MOSFETs," IEEE Electron device letters, vol.25, no.5, pp.314-316, 2004. DOI: 10.1109/LED.2004.826526
  4. B. Yu, L. Chang, S. Ahmed, H. Wang, S. Bell, C. Y. Yang, & J. Bokor, "FinFET scaling to 10 nm gate length," In Digest. International Electron Devices Meeting, pp.251-254. 2002. DOI: 10.1109/IEDM.2002.1175825
  5. S. M. Turkane, & A. K. Kureshi, "Review of tunnel field effect transistor (TFET)," International Journal of Applied Engineering Research, vol.11, no.7, pp.4922-4929, 2016.
  6. P. Chuang, S. C. Ho, L. W. Smith, F. Sfigakis, M. Pepper, C. H. Chen & G. A. C. Jones, "All-electric all-semiconductor spin field-effect transistors," Nature nanotechnology, vol.10, no.1, pp.35, 2015. https://doi.org/10.1038/nnano.2014.296
  7. Q. Huang, R. Huang, C. Chen, C. Wu, J. Wang, C. Wang & Y. Wang, "Deep insights into low frequency noise behavior of tunnel FETs with source junction engineering," In 2014 Symposium on VLSI Technology (VLSI-Technology): Digest of Technical Papers pp.1-2, 2014. DOI: 10.1109/VLSIT.2014.6894371
  8. R. Choi, K. Onishi, C. S. Kang, H. J. Cho, Y. H. Kim, S, Krishnan & J. C. Lee, "Effects of deuterium anneal on MOSFETs with HfO 2 gate dielectrics," IEEE Electron Device Letters, vol.24, no.3, pp.144-146, 2003. DOI: 10.1109/LED.2003.809531
  9. Y. Qiu, R. Wang, Q. Huang & R. Huang, "A comparative study on the impacts of interface traps on tunneling FET and MOSFET," IEEE Transactions on Electron Devices, vol.61, no.5, pp.1284-1291, 2014. DOI: 10.1109/TED.2014.2312330