한국전자파학회논문지 (The Journal of Korean Institute of Electromagnetic Engineering and Science)

  • 제28권11호
  • /
  • Pages.924-927
  • /
  • 2017
  • /
  • 1226-3133(pISSN)
  • /
  • 2288-226X(eISSN)
한국전자파학회 (The Korean Institute of Electromagnetic Engineering and Science)
권호 표지
DOI QR코드

DOI QR Code

0.18-㎛ CMOS 공정을 이용한 6~18 GHz 8-비트 실시간 지연 회로 설계

Design of a 6~18 GHz 8-Bit True Time Delay Using 0.18-㎛ CMOS

  • 이상훈 (성균관대학교 전자전기컴퓨터공학과) ;
  • 나윤식 (성균관대학교 전자전기컴퓨터공학과) ;
  • 이성호 (전자부품연구원 시스템반도체 연구본부) ;
  • 이성철 (전자부품연구원 시스템반도체 연구본부) ;
  • 서문교 (성균관대학교 전자전기컴퓨터공학과)
  • Lee, Sanghoon (Department of Electronic and Computer Engineering, Sungkyunkwan University) ;
  • Na, Yunsik (Department of Electronic and Computer Engineering, Sungkyunkwan University) ;
  • Lee, Sungho (Korea Electronics Technology Institute) ;
  • Lee, Sung Chul (Korea Electronics Technology Institute) ;
  • Seo, Munkyo (Department of Electronic and Computer Engineering, Sungkyunkwan University)
  • 투고 : 2017.09.22
  • 심사 : 2017.10.31
  • 발행 : 2017.11.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 6~18 GHz 대역 8-비트 true time delay(TTD) 회로의 설계 및 측정결과에 대하여 기술하였다. 단위 지연 회로는 상대적으로 시간 지연 변화율이 일정한 m-유도 필터(m-derived filter)를 이용하였다. 설계한 8-비트 TTD는 2개의 single-pole double-throw(SPDT)와 7개의 double-pole double-throw(DPDT) 스위치로 구현하였으며, 인덕터를 이용하여 반사 특성을 개선하였다. 설계된 8-비트 TTD는 $0.18{\mu}m$ CMOS 공정을 이용하여 제작하였다. 측정된 TTD 회로의 시간 가변 범위는 250 ps이고, 시간 지연 해상도는 약 1 ps이다. 6~18 GHz의 동작 주파수에서 RMS 시간 지연 오차는 11 ps 미만이며, 입출력 반사 손실은 10 dB 이상이다. 공급 전압은 1.8 V이며, 소비 전력은 0.0 mW이다. 칩 면적은 $2.36{\times}1.04mm^2$이다.

This paper presents a 6~18 GHz 8-bit true time delay (TTD) circuit. The unit delay circuit is based on m-derived filter with relatively constant group delay. The designed 8-bit TTD is implemented with two single-pole double-throw (SPDT) switches and seven double- pole double-throw (DPDT) switches. The reflection characteristics are improved by using inductors. The designed 8-bit TTD was fabricated using $0.18{\mu}m$ CMOS. The measured delay control range was 250 ps with 1 ps of delay resolution. The measured RMS group delay error was less than 11 ps at 6~18 GHz. The measured input/output return losses are better than 10 dB. The chip consumes zero power at 1.8 V supply. The chip size is $2.36{\times}1.04mm^2$.

키워드

참고문헌

  1. M. Hebb, C. W. Horton, and F. B. Joneset, "On the design of networks for constant time delay", Journal of Applied Physics, vol. 20, no. 6, pp. 616-620, Jun. 1949. https://doi.org/10.1063/1.1698438
  2. S. Sim, L. Jeon, and J.-G. Kim, "A compact X-band bi-directional phased-array T/R chipset in $0.13{\mu}m$ CMOS technology", IEEE Transactions on Microwave Theory and Techniques, vol. 61, no. 1, pp. 562-569, Jan. 2013. https://doi.org/10.1109/TMTT.2012.2227786
  3. T.-S. Chu, J. Roderick, and H. Hashemi, "An integrated ultra- wideband timed array receiver in $0.13{\mu}m$ CMOS using a path-sharing true time delay architecture", IEEE Journal of Solid-State Circuits, vol. 42, no. 12, pp. 2834-2850, Dec. 2007. https://doi.org/10.1109/JSSC.2007.908746
  4. F. Hu, K. Mouthaan, "A 1-20 GHz 400 ps true-time delay with small delay error in $0.13{\mu}m$ CMOS for broadband phased array antennas", in Microwave Symposium (IMS), 2015 IEEE MTT-S International, Phoenix, USA, pp. 1-3, Jul. 2015.
  5. M. Kim, J. B. Hacker, R. E. Mihailovich, and J. F. De Natale, "A DC-to-40 GHz four-bit RF MEMS true-time delay network", IEEE Microwave and Wireless Components Letters, vol. 11, no. 2, pp. 56-58, Feb. 2001. https://doi.org/10.1109/7260.914301
  6. J. Y. Choi, M.-K. Cho, D. Baek, and J. Kim, "A 5-20 GHz 5-bit true time delay circuit in $0.18{\mu}m$ CMOS technology", Journal of Semiconductor Technology and Science, vol. 13, no. 3, pp. 193-197, Jun. 2013. https://doi.org/10.5573/JSTS.2013.13.3.193