The Journal of the Institute of Internet, Broadcasting and Communication (한국인터넷방송통신학회논문지)

The Institute of Internet, Broadcasting and Communication (한국인터넷방송통신학회)
권호 표지
DOI QR코드

DOI QR Code

A Low-Power Design of Delta-Sigma Based Digital Frequency Synthesizer for Bio Sensor Networks

의료용 센서 네트워크를 위한 저전력 델타 시그마 디지털 주파수 합성기 설계

  • 배정남 (오사카대학교 전자공학과) ;
  • 김진영 (광운대학교 전자융합공학과)
  • Received : 2017.10.01
  • Accepted : 2017.10.13
  • Published : 2017.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we present a low-power delta-sigma based digital frequency synthesizer with high frequency resolution for bio sensor networks. Biomedical radio-frequency (RF) transceivers require miniaturized forms with a long battery life and low power consumption. For the technology scaling, digital circuits have become preferable compared to analog circuits because of the aggressive cost, size, flexibility, and repeatability. Therefore, the digital circuits based on standard-cell library are used to reduce a power consumption. Additionally, a delta-sigma is used for making fractional frequency tuning range. From the simulation, we confirmed that proposed scheme has good performance in accordance with power and frequency resolution.

본 논문에서는 델타 시그마를 이용하여 고분해능의 주파수 튜닝 범위를 가지는 저전력 디지털 주파수 합성기를 제안한다. 의료 기기용 센서 장치는 배터리 사용 시간의 제약으로 인해 저전력, 고성능 RF (Radio Frequency) 트랜시버를 필요로 한다. 반도체 공정의 미세화로 인한 디지털 회로 설계 기법의 발전으로, 이전의 아날로그 회로 설계의 한계를 극복하고, 고성능의 집적화가 가능해 지고 있다. 따라서, 전력 소모를 줄이기 위해 디지털 회로 기반의 주파수 합성기를 설계했다. 높은 주파수 분해능을 가지기 위해 델타 시그마 변조기를 링 발진기에 적용하여, 소수부 튜닝을 구현했다. 모의실험을 통해 제안된 구조가 전력 및 분해능에서 우수한 성능을 보임을 확인하였다.

Keywords

References

  1. P. D. Bradley, "An ultra low power, high performance medical implant communication system (MICS) transceiver for implantable devices", in Proc. IEEE Biomed. Circuits and Syst. Conf., pp. 158-161, Dec. 2006. DOI: 10.1109/BIOCAS.2006.4600332.
  2. R. B. Staszewski and P. T. Balsara, "All-digital PLL with ultra fast settling", IEEE Trans. Circuits Syst. II, Vol. 54, No. 2, pp. 181-185, Feb. 2007. DOI: 10.1109/TCSII.2006.886896.
  3. R. B. Staszewski, S. Vemulapalli, P. Vallur, J. Wallberg, and P. T. Balsara, "1.3 V 20 ps time-to-digital converter for frequency synthesis in 90-nm CMOS", IEEE Trans. Circuits Syst. II, Vol. 53, No. 3, pp. 220-224, Mar. 2006. DOI: 10.1109/TCSII.2005.858754.
  4. J.-I. Lee and J.-S. Yoon, "A design of phase/frequency detector for PLL frequency synthesizer", The Journal of The Institute of Webcasting, Internet Television and Telecommunication, Vol. 7, No. 6, pp. 25-35, Dec. 2007. http://www.iibc.kr/bbs/board.php?bo_table=collect_paper&wr_id=1418&yy=2007.
  5. J. Wang, T. Matsuoka, and K. Taniguchi, "A switched-capacitor programmable gain amplifier using dynamic element matching", IEEJ Trans. Electrical and Electronic Engineering, Vol. 2, No. 6, pp. 600-607, Nov. 2007. DOI: 10.1002/tee.20215.
  6. G. Tsuruyama, H. Ham, J. Wang, T. Matsuoka, and K. Taniguchi, "Analysis on influence of capacitor switching in digitally-controlled oscillator using behavior-level simulation", IEICE Trans. Fundamentals, Vol. J94-A, No. 2, pp. 145-148, Feb. 2011. http://search.ieice.org/bin/summary.php?id=j94-a_2_145&category=A&year=2011&lang=E&abst=j.
  7. W. Rhee, B.-S. Song, and A. Ali, "A 1.1-GHz CMOS fractional-N frequency synthesizer with a 3-b third-order ΣΔ modulator", IEEE J. Solid-State Circuits, Vol. 35, No. 10, pp. 1453-1460, Oct. 2000. DOI: 10.1109/4.871322.