The Journal of Korean Association of Computer Education (컴퓨터교육학회논문지)

The Korean Association of Computer Education (한국컴퓨터교육학회)
권호 표지

Common Logic Extraction Using Hamming Distance 3 Cubes

해밍거리가 3인 큐브를 활용한 공통식 추출

  • 권오형 (한서대학교 항공컴퓨터전공)
  • Received : 2017.06.19
  • Accepted : 2017.07.28
  • Published : 2017.07.31
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes a tool that can be used as a logical expression simplification tool that can be used for deepening learning of logic circuits and further utilized as a design automation tool for optimizing semiconductor parts. The simplification method of logical expressions proposed in this paper is to find common subexpressions existing in various logical expressions and reduce the repetitive use. Finally, the goal is to minimize the number of literals used in all logical expressions. These previous studies failed to produce a common subexpression embedded in the logical expressions because they only use division principle. The proposed method uses cubes with a Hamming distance of 3 to find the common subexpression embedded between logical expressions. Experiments using benchmark circuits show that the proposed method reduces the number of literals by as much as 47% when comparing simplifications with other methods.

논리회로 심화학습에 사용할 수 있는 논리식 간략화 도구로 활용하고 더 나아가 반도체 부품 최적화를 위한 설계자동화 도구로 활용할 수 있는 도구를 제안한 것이다. 본 논문에서 제시하는 논리식 간략화 방법은 여러 논리식에 존재하는 공통부분을 찾아 반복 사용을 줄이는 것이다. 최종적으로 전체 논리식에 사용된 리터럴 개수를 최소화하는 것을 목표로 한다. 이 전의 연구들이 나눗셈 원리를 이용해서 공통식을 찾았기 때문에 논리식에 내재한 공통식을 산출하는 데는 실패하였다. 본 논문에서 제안하는 방법은 논리식들 사이에 내재된 공통식을 찾도록 해밍거리가 3인 큐브들을 이용하였다. 벤치마크 회로를 이용한 실험을 통해 타 방법들과 간략화 정도를 비교했을 때, 제안한 방법으로 최대 47% 정도의 리터럴 개수를 줄이는 효과를 보였다.

Keywords

References

  1. R. K. Brayton, C. McMullen. (1982). The Decomposition and Factorization of Boolean Epressions. Proc. ISCAS, 49-54.
  2. R. K. Brayton, R. Rudell, A. Sangiovanni-Vincentelli, A. R. Wang.(1987) MIS: A Multiple-Level Logic Optimization System. IEEE Trans. CAD, 6(6). 1062-1081. https://doi.org/10.1109/TCAD.1987.1270347
  3. E. M. Sentovich, K. J. Singh, C. Moon, H. Savoj, R. K. Brayton, R. K., A. Sangiovanni-Vincentelli. (1992). Sequential Circuit Design Using Synthesis and Optimization. Proc. ICCD, 328-333.
  4. J. Rajski, J. Vasudevamurthy. (1992). The Testability-Preserving Concurrent Decomposition and Factorization of Boolean Expressions. IEEE Trans. CAD, 11(6), 778-79. https://doi.org/10.1109/43.137523
  5. C. Yang, M. Ciesielski. (2002). BDS: A Boolean BDD-Based Logic Optimization System. IEEE Trans. CAD, 21(7), 866-876. https://doi.org/10.1109/TCAD.2002.1013899
  6. D. Wu, J. Zhu. (2005). FBDD: A Folded Logic Synthesis System. Technical Report TR-07-01-05, University of Toronto.
  7. 권오형, 오임걸 (2008). 2-큐브 제수와 보수에 의한 공통 논리식 산출. 정보처리학회 논문지 A, 15(1), 9-16.
  8. 권오형 (2012). 논리식 인수분해를 위한 코스웨어. 컴퓨터교육학회논문지, 15(1), 65-72.
  9. J. Cong, K. Minkovich. (2007) Optimality Study of Logic Synthesis for LUT-Based FPGAs. IEEE Trans. CAD, 26(2). 230-239. https://doi.org/10.1109/TCAD.2006.887922
  10. L Amaru, P.-E. Gaillardon, G. De Micheli. (2016). Majority-Inverter Graph: A New Paradigm for Logic Optimization. IEEE Trans. CAD, 35(5), 806-819. https://doi.org/10.1109/TCAD.2015.2488484
  11. D. Kagaris. (2016). MOTO-X: A Multiple-Output Transistor-Level Synthesis CAD Tool. IEEE Trans. CAD, 35(1), 114-127. https://doi.org/10.1109/TCAD.2015.2448675
  12. S. Yang. (1991). Logic Synthesis and Optimization Benchmarks User Guide Version 3.0. Technical Report, Microelectronics Center of North Carolina.