디지털 오디오 앰프의 청감 향상을 위한 하이브리드 DRC 구조에 관한 연구

A New Structure of Hybrid DRC to Enhance the Sound Quality of a Digital Amplifier

Abstract

본 논문에서는 디지털 오디오 앰프에서 청감향상을 위해 사용되고 있는 멀티밴드 DRC 구조의 문제점을 해결하고자 하이브리드 DRC 구조를 제안하였다. 제안한 하이브리드 DRC 구조는 전단에 멀티밴드 DRC를 후단에 단일 밴드 DRC를 직렬로 연결하는 형태이다. 전단의 멀티밴드 DRC에서는 신호크기를 RMS값을 기반으로 검출하는 구조를 적용하고, 후단의 DRC에서는 최대값을 기반으로 신호크기를 검출하는 구조를 적용하여 우수한 청감을 유지하면서도 클리핑이 최대한 억제되도록 하였다. MATLAB을 이용한 모의실험을 통해 알고리즘 동작을 확인하였고, FPGA 보드를 이용하여 제안한 DRC 구조를 하드웨어로 구현하였으며, 청취 실험결과 제안된 구조가 기존의 최대값 또는 RMS값으로 구성되는 기존 DRC 구조와 비교하여 청감이 향상됨을 확인하였다.

This paper suggests a new structure of hybrid DRC to enhance the psychoacoustic sound quality of a conventional multiband DRC. The proposed hybrid DRC consists of two serially cascaded stages. The front stage DRC is multiband, and it compresses input based on RMS level detection, whereas, the back stage DRC is single band, and it regulates input according to peak level detection. The proposed hybrid DRC shows better loudness while suppressing distortion by clipping. The proposed algorithm was verified through MATLAB simulation, and it was implemented using an FPGA board for listening test. The test result showed that the proposed hybrid structure enhances overall psychoacoustic sound quality compared to conventional structures, which is based on only RMS or peak level detection.

Ⅰ. 서 론

디지털 오디오 앰프는 신호크기만을 증폭하는 아날로그 오디오 앰프와는 달리 기본적인 신호증폭기능 외에 디지털필터 기능, 샘플 레이트 변환, DRC(Dynamic Range Compressor) 와 같은 다양한 기능의 디지털신호처리를 수행한다. 이 과정에서 아날로그 신호처리에서 필연적으로 발생하는 음질 열화문제가 없으므로 매우 자유로운 신호처리가 가능한 장점을 가지고 있다.

디지털 오디오 앰프에서 DRC는 기준 신호레벨의 임계치(threshold)를 넘는 오디오 입력에 대해 정해진 크기까지 줄이는 자동이득조절 기능을 수행하여 과도한 출력으로 인한 스피커 손상을 보호하게 한다. 최근에는 DRC의 목적이 단순 출력 제한 외에도 오디오신호의 다이내믹 영역을 제어하여 청감 왜곡현상의 발생을 방지하기 위해 사용되고 있다[1][2]. 즉, DRC는 오디오신호의 다이내믹 영역을 더 작은 영역으로 바꾸는 기능을 하는데, 최대 신호 크기는 줄이고 작은 소리부분은 그대로 유지하는 형태로 신호를 처리한다. 이처럼 신호이득을 조절하는 DRC 구조는 다양한 형태가 존재한다[3].

본 논문에서 제안하는 구조는 기본적으로 실시간 처리에 용이한 피드포워드(feedforward) 구조를 기반으로 하여, 멀티밴드 DRC 구조의 문제점을 해결하고자 하이브리드 DRC 구조를 제안하였다. 제안한 하이브리드 DRC 구조는 2단의 직렬형태로서 전단에 멀티밴드 DRC는 RMS값을 기반으로 신호크기를 검출하는 구조이고, 후단에 단일밴드 DRC는 최대값을 기반으로 신호크기를 검출하는 구조를 적용하여 우수한 청감을 유지하면서도 클리핑이 최대한 억제되도록 하였다.

설계한 하이브리드 DRC 동작을 MATLAB 모의실험을 통해 확인하고, 이를 FPGA로 구현하여, 제안한 구조가 기존의 DRC 구조와 비교하여 청감상으로 개선이 됨을 확인하였다. 2장에서는 기존 멀티밴드 DRC 구조와 문제점을 설명하고, 3장에서는 청감 개선을 위해 본 논문에서 제안한 하이브리드 DRC 구조를 설명하였다. 4장에서는 모의실험 결과와 청취 실험결과를 확인하고, 5장에서 결론을 맺는다.

 

Ⅱ. 멀티밴드 DRC 구조와 문제점

DRC는 기준 신호레벨의 임계치를 넘는 오디오 입력에 대해 정해진 크기까지 줄이는 자동이득조절 기능을 수행한다. 그림 1에서와 같이 입력신호가 원하는 레벨까지 줄어드는 시간을 어택타임(attack time)이라 하고, 기준 신호레벨 크기를 넘어서 이득이 줄어든 신호가 기준 신호레벨 크기 이하로 줄어든 이득을 되돌리는 데 걸리는 시간을 릴리스타임(release time)이라고 한다.

그림 1.DRC 동작 Fig. 1. DRC operation

스피커 유닛의 특성이나 인클로저를 포함하는 스피커 재생특성 관점에서 입력신호의 레벨과 재생되는 음압은 주파수에 따라 편차를 가지게 된다. 따라서 다이내믹 영역을 제어하기 위해 가청대역 전체를 하나의 주파수 밴드로 묶어 DRC를 적용할 경우, 특정 주파수 영역에서 재생되는 음압이 낮아서 이 영역에 대해서는 임계치를 더 높일 수 있음에도 불구하고 정해진 임계치에 의해 해당 주파수영역의 음압이 작게 재생되는 문제점이 발생한다.

이처럼 하나의 밴드로 구성된 DRC 문제를 더 구체적으로 살펴보면 다음과 같다. 사람의 귀는 가청 오디오신호의 주파수영역에서 볼 때 동일한 크기로 느껴지는 음압레벨이 동일하지 않다[4]. 이러한 등청감 곡선과 유사한 주파수 응답을 찾기 위해 일반적으로 이퀄라이저의 튜닝은 저역과 고역을 강조하도록 한다. 그러나 이렇게 튜닝된 주파수 응답특성에 단일밴드 DRC를 적용하게 되면 강조된 저역 또는 고역에서 크기가 큰 신호가 발생하는 경우 DRC에서 신호이득을 줄이게 되어 전체적인 다른 주파수영역도 크기가 작아지게 된다. 구체적인 예를 들면, 저역의 큰 북소리가 발생하여 단일밴드 DRC가 동작해서 전체 볼륨을 줄이게 되면, 이때 사람간의 소리도 작아져서 잘 안 들리게 되는 상황과 같은 것이다.

이러한 문제점을 해결하고자 주파수대역을 2개 이상으로 나누어 DRC의 임계치를 각 주파수대역마다 다르게 적용하는 멀티밴드 DRC 구조를 적용하게 된다[5]. 그림 2는 2 밴드 DRC 구조를 나타낸다. 그러나 이 멀티밴드 DRC에서는 QMF[6]와 같은 필터를 사용하여 주파수대역을 분리하고 DRC 임계치를 0dB가 아닌 값으로 설정하게 되는 경우, 그림 3과 같이 분리되기 전과 비교해서 최종 출력신호 레벨이 교차주파수 부근에서 커지는 문제점이 발생하게 된다. 이 문제는 멀티밴드 DRC의 임계치 설정이 각 밴드에서 동일하지 않는 경우가 일반적임을 고려할 때 멀티밴드 DRC에서 구조적으로 발생하는 문제로, QMF의 차수를 높이는 경우 교차되는 주파수 범위를 일부 줄이는 것은 가능하지만 근본적으로 없앨 수는 없다. 이렇게 멀티밴드의 교차주파수 부근에서 발생하는 추가적인 이득을 조절하기 위해 멀티밴드 DRC 후단에 단일밴드 DRC를 추가하여 임계치를 조정하는 방법을 생각할 수 있다.

그림 2.밴드 DRC 구조 Fig. 2. Band DRC architecture

그림 3.멀티밴드 DRC의 전환 주파수 부근에서의 주파수 응답 Fig. 3. Frequency response near the changeover frequency of multiband DRC

실시간 DRC의 동작을 위해서 신호의 크기를 판단하는 방법에는 크게 두 가지가 있다. 첫 번째는 그림 4와 같이 신호의 최대값을 기준으로 크기를 판단하는 것이고, 두 번째는 그림 5와 같이 신호의 RMS값을 기준으로 판단하는 것이다[7].

그림 4.최대값 검출 Fig. 4. Peak value detection

그림 5.RMS값 검출 Fig. 5. RMS value detection

표 1에 기술한 것처럼 이 두 가지 방법은 각각 장단점이 있다. 최대값을 기준으로 DRC 적용기준을 정하는 경우, 앰프의 전압이 최대 출력 전압관점에서 헤드 룸이 충분하지 않을 경우 클리핑 되는 소리가 발생하게 된다. 이 경우 멀티밴드 DRC의 출력을 후단의 DRC에서 다시 이득을 조절해야 한다. 또한 RMS 방식으로 DRC를 구성하는 경우 신호의 이득이 조절되는 시간이 다소 긴 편이어서, 멀티밴드 및 포스트 DRC를 구성하는 경우에도 클리핑을 제어하는 것이 쉽지 않게 된다. 반면에 최대값을 기준으로 신호크기를 결정하는 방식은 이득을 조절하는 응답속도가 빠르기 때문에 파워 헤드 룸이 상대적으로 작더라도 클리핑을 효과적으로 방지할 수 있다. 그러나 재생되는 소리의 관점에서 최대값을 기준으로 하는 DRC는 상대적으로 RMS 방식에 비해 동일한 임계치 설정에서도 소리의 크기가 작고 빈약한 느낌을 주는 문제점이 존재한다.

표 1.DRC 적용 신호 크기 기준에 따른 비교 Table 1. Comparison of DRC level detection method

 

Ⅲ. 제안한 하이브리드 DRC 구조

앞 장에서 언급한 멀티밴드 DRC 구조의 문제점을 해결하고자 멀티밴드 DRC에서 청감상 장점을 가지는 RMS 기반의 DRC를 앞단에 사용하고, 후단의 DRC에서는 앞단DRC의 과도 응답에 의한 부스트를 제어하기 위한 최대값 기반의 DRC를 사용하는 2개의 밴드로 구성된 하이브리드 DRC를 그림 6과 같이 구성하였다.

그림 6.하이브리드 2밴드 DRC 구조 Fig. 6. Hybrid 2 band DRC architecture

앞 장에서 살펴본 것처럼 청취감의 이점을 살리기 위해 DRC에 적용하는 신호크기를 RMS를 기반으로 하도록 하였으며, 멀티밴드 DRC에서는 교차주파수 부근에서 기본적으로 그림 3에서 설명한 것과 같이 과도응답이 발생하므로, 이 응답에 의한 클리핑을 제어하기 위해서는 후단의 DRC를 추가하였는데, 후단의 DRC는 신호응답이 빠른 최대값 기반의 DRC를 사용하는 것이 효과적이다.

그림 6에 나타낸 2개 밴드로 구성된 하이브리드 DRC 구성에서 앞단의 DRC는 QMF에 의해 나뉜 2개의 밴드에 각각 1 밴드 DRC가 각각 연결되어 저역과 고역에 대해 DRC를 개별적으로 적용함으로서 임계치, 어택타임, 릴리스타임이 개별적으로 적용될 수 있다. 또한 앞단에 사용된 DRC에서는 그림 5와 같이 신호의 RMS 값을 기준으로 DRC의 이득을 결정하고, 뒷단에 사용된 DRC에서는 그림 4와 같이 최대값을 기준으로 DRC의 이득을 결정하도록 하였다.

이렇게 2개 밴드로 구성된 하이브리드 구조를 사용함으로서 앞단에서는 기존의 멀티밴드 DRC에서 RMS값을 검출하여 단순 DRC를 적용하는 구조에 비해 청감상 향상을 가져오는 장점이 있으며, 뒷단에서는 최대값을 검출하여 클리핑 발생을 억제하여 멀티밴드 DRC에서 나타나는 전환 주파수 부근의 부스트(boost) 문제점을 개선할 수 있도록 하였다.

하드웨어 구현의 관점에서는 RMS를 구하기 위한 연산이 기본적인 MAC 연산 외에 추가적으로 요구되는 연산이 거의 없으므로, MAC 리소스를 공유해서 설계하는 경우 MAC 연산 기준으로 10 클럭 사이클 이하의 연산시간이 추가되었으며, 5[MHz]이상의 MAC연산이 가능한 DSP에서는 48[kHz]의 한 샘플시간 이하에서 연산할 수 있음을 확인하였다. 다만, 이와 같은 알고리즘을 일반 DSP에 구현하고자 하는 경우 코드메모리 크기의 증가가 발생하는데, 이는 프로세서의 구조에 따라 달라지게 된다.

 

Ⅳ. 시뮬레이션과 청취실험

본 논문에서 제안한 하이브리드 DRC 구조의 응답특성을 MATLAB을 이용하여 모의실험 하였다. 실험에 사용한 DRC 구조는 그림 6과 같이 앞단에 2개의 밴드로 구성된 DRC에는 입력신호의 RMS 값에 기반하여 동작하도록 하고, 후단에 1개의 밴드로 구성된 DRC에서는 최대값에 기반하여 동작하도록 하였다.

먼저 그림 7과 같이 스텝형태의 입력을 인가한 경우, 신호의 최종레벨에 도달하는 응답은 앞 장에서 설명한 것처럼 최대값을 검출하는 DRC가 빠르고, RMS값을 검출하는 DRC가 느리게 나타나는 것을 알 수 있다. 입력신호가 버스트(burst) 신호일 때 RMS값을 기반으로 하는 신호크기의 검출특성은 그림 8에 보인 것과 같이 최대값을 기반으로 하는 신호크기 검출에 비해 낮은 레벨로 검출되고 있음을 알 수 있다. 표 2에서는 모의실험에서 DRC의 임계치를 –3dBFS, -6dBFS로 설정했을 경우 최대값 기반의 DRC와 하이브리드 DRC에서 발생하는 최대 이득감소를 비교한 것으로 상대적으로 최대값 기반의 DRC에서 이득감소가 더 많음을 알 수 있다.

그림 7.스텝형태의 포락선 입력에 대한 응답 Fig. 7. Input response to the envelope of step type

그림 8.버스트 입력에 대한 응답 Fig. 8. Burst input response

표 2.정현파 버스트 입력에 대한 DRC gain reduction의 비교 Table 2. Comparison of DRC gain reduction on burst sine waves

본 결과를 통해 입력이 순간적으로 변하는 펄스형태 신호를 인가한 경우, RMS 값을 기반으로 하는 DRC에서는 신호이득이 많이 줄어들지 않음을 알 수 있다. 따라서 이러한 소리에 대해 청감상 더 자연스럽고, 소리의 급격한 변화가 덜 느껴지게 되는 특징을 예상할 수 있다. 또한 최대값을 기반으로 하는 신호크기 검출에서는 그림 8에 나타난 것과 같이 응답특성이 RMS 값을 기반으로 하는 경우에 비해 빠른 것을 확인할 수 있었으며, 이는 DRC의 신호이득 조절이 신속하게 됨을 의미한다. 스텝형태의 경우에는 이득감소레벨이 실제적으로 차이가 없지만, 버스트 형태의 입력에 대해서는 그림 8에 보인 것과 같이 차이가 나게 된다. 실제 음원에 대한 차이를 확인하기 위해 실제 음원(Boom Boom Pow)[8]을 사용하여 최대값 기반 DRC와 본 논문에 제안한 하이브리드 DRC에서의 레벨검출을 실험하였다. 세로축은 정규화된 신호크기를 나타내며, 가로축은 시간을 나타낸 것으로 샘플 숫자를 기준으로 표시한 그림 9에서와 같이 이 음원은 리드미컬한 비트가 강하게 나타낸다. 즉, 포락선의 크기가 일정주기를 가지고 변하는 경향이 커서 그림 8의 버스트 형태와 유사한 파형이 생김을 알 수 있다. 실험 결과, 그림 9와 같이 본 논문에 제안한 구조에서의 이득감소가 더 작게 나타남을 알 수 있었는데, 표 3에 비교한 결과와 같이 DRC의 임계치를 -6dB로 한 실험에서 최대로 줄어드는 이득감소의 경우 약 4dB의 차이를 발생하였다.

표 3.실제 음원에 대한 DRC gain reduction의 비교 Table 3. Comparison of DRC gain reduction on real audio source[8]

그림 9.실제 음원에 대한 레벨 검출 결과 Fig. 9. Level detection of real audio source

그림 6의 DRC 구조를 HDL 코딩을 하여 Xilinx의 FPGA 보드에 구현을 하였으며, 청취 실험을 하기 위해 디지털오디오 입력과 아날로그 오디오 입력을 받고 I2S 신호를 FPGA에 전달하는 인터페이스, FPGA에 구현된 DRC 처리를 한 결과를 디지털오디오 앰프에 연결해서 최종적으로 스피커를 구동할 수 있도록 하는 앰프단을 그림 10과 같이 구성하여 최대값 기반으로만 구성된 DRC, RMS값 기반으로만 구성된 DRC, 그리고 본 논문에서 제안한 것처럼 전단은 RMS값 기반, 후단은 최대값을 기반으로 하는 하이브리드 DRC, 이와 같은 세가지 DRC 구조에 대한 비교 청취실험을 하였다.

그림 10.청취 테스트를 위한 FPGA 보드 Fig. 10. FPGA board for an audition test

총 9명의 일반 청취자를 대상으로 청취실험을 하였으며, 표 4의 평가기준으로 MOS 방법을 사용하였다[9]. 청취음원으로는 EBU[10]에서 다이내믹레인지 평가를 위해 추천된 방침번호 60, 62, 68과 BBP[8]의 4가지를 사용하였다. RMS와 하이브리드 DRC의 경우 앰프전원의 헤드 룸이 충분한 경우 청취상의 차이를 거의 느낄 수 없었으나, 전원 헤드 룸이 부족한 경우 RMS값 기반의 DRC는 클리핑이 발생하여 하이브리드 DRC가 클리핑을 억제함으로써 좋은 소리를 들려주었다. 그림 11은 최대값 기반 DRC를 기준으로 하이브리드 DRC의 MOS 청취 결과를 평균값과 95%의 신뢰구간으로 나타낸 것인데, 전반적으로 모의실험에서 예상되었던 결과가 실시간 음악 청취실험에서도 동일한 경향을 확인할 수 있었다. 즉, 신호이득을 결정하는 방법이 청감상 제안된 하이브리드 DRC 구조가 더 우수하였다.

표 4.MOS 청취 평가 기준 Table 4. MOS score table for listening test

그림 11.하이브리드 DRC 구조의 청취 평가 결과 (평균값과 95% 신뢰구간) Fig. 11. Result of listening test for Hybrid DRC structure (average and 95% confidential interval)

 

Ⅴ. 결 론

본 논문에서는 디지털오디오 앰프에서 청감향상을 위해 사용되고 있는 멀티밴드 DRC 구조의 문제점을 해결하고자 하이브리드 DRC 구조를 제안하였다. 하이브리드 DRC는 앞단의 멀티밴드 DRC에서는 신호크기를 RMS값을 기반으로 검출하는 구조를 적용하였고, 후단의 DRC는 최대값을 기반으로 신호크기를 검출하는 구조를 적용하였다.

제안된 구조의 적합성을 검증하기 위해 MATLAB에서 정현파를 사용하여 모의실험을 통해 DRC 이득변화를 살펴보았으며, 실제음원을 사용하여 일반 청취자를 대상으로 한 MOS 평가방법의 청취테스트를 하였다. MATLAB 모의실험을 통해 스텝형태의 입력을 인가한 경우, 신호의 최종레벨에 도달하는 응답은 최대값을 검출하는 DRC가 빠르고, RMS값을 검출하는 DRC가 느리게 나타나는 것을 알 수 있었고, 버스트 입력신호일 때 RMS값을 기반으로 하는 신호크기가 최대값을 기반으로 하는 경우보다 낮은 레벨로 검출되고 있음을 알 수 있었다. 또한 입력이 순간적으로 변하는 펄스형태 신호의 경우, RMS 값을 기반으로 하는 DRC에서는 신호이득이 많이 줄어들지 않음으로서 청감상 더 자연스럽고, 소리의 급격한 변화가 덜 느껴지게 되는 특징이 나타났고, 최대값을 기반으로 하는 신호크기 검출에서는 응답특성이 RMS 값을 기반으로 하는 경우에 비해 빠름으로서 DRC의 신호이득조절이 신속하게 이루어짐을 확인하였다. FPGA 보드를 이용하여 제안한 DRC 구조를 하드웨어적으로 구현하여 청취실험을 해본 결과 제안된 구조가 기존의 최대값 또는 RMS값으로 구성되는 기존 DRC 구조에 비교하여 우수한 청감을 유지하면서도 클리핑이 최대한 억제되도록 하는 결과를 얻어, 모의실험에서 예상되었던 결과와 동일한 특성을 확인할 수 있었다.