Journal of Satellite, Information and Communications (한국위성정보통신학회논문지)

Korea Society of Satellite Technology (한국위성정보통신학회)
권호 표지

HW Matrix Multiplier Implementation & Performance Measurement for Low Earth Orbit Satellite

저궤도 위성을 위한 HW 행렬 곱셈기의 구현과 성능 측정

  • 이윤기 (한국항공우주연구원 위성전자팀) ;
  • 김지훈 (충남대학교 전자공학과)
  • Received : 2015.06.01
  • Accepted : 2015.06.29
  • Published : 2015.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

Until now, AOCS SW has used FPU which is one of CPU resources for satellite attitude control. And most of the SW Throughput was consumed to calculate Matrix Multiply. As SW throughput margin is decreasing seriously with shorter control period and more computational burden at next satellite programs, a dedicated HW matrix multiplier is absolutely required. This paper represents results of HW implementation & performance measurement and mentions several techniques for performance improvement, further works.

지금까지 저궤도 위성의 자세제어 SW는 자세제어 연산을 위해서 CPU Resource로 있는 FPU를 사용하였으며, 이 결과 SW Throughput의 상당 부분이 행렬 곱셈 연산에 사용 되었다. 향후 위성에서 제어 주기가 더 짧아지고, 연산 량이 증가하면, 심각한 영향을 받을 수 있기 때문에 곱셈 전용 HW구현이 필요하게 되었다. 본 논문에서는 부동소수점 행렬 곱셈을 전용으로 수행하는 HW를 구현 및 성능 측정을 수행한 결과를 제시하며 추가적인 성능 향상을 위한 방법들과 향후 과제를 언급한다.

Keywords

References

  1. "LEO ACS FSW Throughput Reexamination", 2008.10.12, KARI IOC
  2. 이윤기, 김지훈, "Double-Precision기반의 HW Matrix곱셈기 구현에 관한 타당성 연구", 춘계 항공우주 학술대회, 2014, pp. 837-840.
  3. Ju-Wook Jang, Seonil B. Choi and Viktor K. Prasanna. "Energy- and Time-Efficient Matrix Multiplication on FPGAs'' IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 13, no. 11, pp. 1305-1319, 2005. https://doi.org/10.1109/TVLSI.2005.859562
  4. Shivangi Tiwari and Nitin Meena "Efficient Hardware Design for Implementation of Matrix Multiplication by using PPI-SO'' International Journal of Innovative Research in Computer and Communication Engineering, vol. 1, Issue 4, pp. 1020-1024, 2013.
  5. Nirav Dave, Kermin Fleming, Myron King, Michael Pellauer, Muralidaran Vijayaraghavan. "Hardware Acceleration of Matrix Multiplication on a Xilinx FPGA'' MEMOCODE 2007. 5th IEEE/ACM International Conference. pp. 97-100
  6. David Bishop,"Floating Point Package User's Guide", http://www.vhdl.org/fphdl/vhdl.html,
  7. "IEEE-754 Standard", 1985, IEEE