The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지
DOI QR코드

DOI QR Code

Design of High Speed LDPC Encoder Based on DVB-S2 Standard

DVB-S2 기반 고속 LDPC 부호기 설계

  • 박군열 (한국해양대학교 전파공학과) ;
  • 이성로 (목포대학교 정보전자공학과) ;
  • 전성민 (목포대학교 정보전자공학과) ;
  • 정지원 (한국해양대학교 전파공학과)
  • Received : 2013.01.14
  • Accepted : 2012.02.19
  • Published : 2013.02.28
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we proposed high speed LDPC encoder architecture for DVB-S2 standard. In conventional algorithm, the processes of parity calculations are serial fashion. Therefore conventional algorithm need clocks of number of parity. The proposed LDPC encoding architecture is based on a parallel 360 bits-wise operations. The key issues for realizing high speed are using the two kinds of index addresses and make use of memories efficiently. We implemented a half rate LDPC encoder on an FPGA, and confirmed its maximum throughput is up to 10 Gbps on 100MHz clock.

본 논문은 LDPC 부호화 과정에서 기존의 부호화 방식은 패리티를 구하는 과정에서 이전의 패리티 값을 알아야 다음 패리티 값을 알 수 있으므로, 항상 패리티 개수만큼의 클럭이 필요하다. 따라서 본 논문에서는 기존의 직렬구조에서 360 개의 부분 병렬을 이용하여, 그리고 부호화 구조에서 메모리를 효율적으로 적용하여, 고속으로 부호화 알고리즘을 제안하였다. DVB-S2기반의 LDPC 부호화율 1/2 일 때, 기준 클럭 100MHz에서 최대 throughput이 10Gbps 가 가능함을 알 수 있었다.

Keywords

References

  1. R. G. Gallager, "Low-Density Parity-Check Codes," IRE trans. Infom. Theory, vol. IT-8, pp. 21-28, Jan. 1962.
  2. M. Eroz, F. W. sun, and L. N. Lee, "DVB-S2 low density parity check codes with near Shannon limit performance," Int. J. Satell. Commun. Network, vol. 22, no. 3, pp. 269-279, May-June 2004. https://doi.org/10.1002/sat.787
  3. P. Urad, E. yeo, L. Paumier, P. Georgelin, T. Michel, V. Lebars, E. Yeo, and B. Gupta, "A 135Mb/s DVB-S2 Compliant CODEC based on 64800b LDPC and BCH Codes," Proc. ISSCC 2005, San Francisco, USA, pp446-447, Feb. 2005.
  4. F. Kienle, T. Brack, and N. Wehn, "A synthesizable IP core for DVB-S2 LDPC code decoding," Proc. Design, Automation and Test in Europe 2005, vol. 3, pp. 100 -105, Mar. 2005.
  5. Takashi Yokokawa, Misa Nakane, and Makiko Kan, "A Low Complexity and Programmable Encoder Architecture of the LDPC codes for DVB-S2.", in 3rd turbo coding Conference, Munich, Germany, Apirl 2006.
  6. Lim Byeong Su, Kim Min Hyuk, Park Tae Doo, Park Gun Yeol, Jung Ji Won, "A FPGA Design of High Speed LDPC Decoder for DVB-S2 Standard" The Korean Institute of Communications and Information Sciences, 2012 Summer Conference, pp. 166-167, June, 2012.