The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지
DOI QR코드

DOI QR Code

Performance of the Coupling Canceller with the Various Window Size on the Multi-Level Cell NAND Flash Memory Channel

멀티레벨셀 낸드 플래시 메모리에서 커플링 제거기의 윈도우 크기에 따른 성능 비교

  • 박동혁 (숭실대학교 정보통신전자공학부 정보저장 및 통신 연구실) ;
  • 이재진 (숭실대학교 정보통신전자공학부 정보저장 및 통신 연구실)
  • Received : 2011.12.23
  • Accepted : 2012.07.17
  • Published : 2012.08.31
Download PDF
⟨ Previous Next ⟩

Abstract

Multi-level cell NAND flash is a flash memory technology using multiple levels per cell to allow more bits to be stored. Currently, most multi-level cell NAND stores 2 bits of information per cell. This reduces the amount of margin separating the states and results in the possibility of more errors. The most error cause is coupling noise. Thus, in this paper, we studied coupling noise cancellation scheme for reduction memory on the 16-level cell NAND flash memory channel. Also, we compared the performance threshold detection and proposed scheme.

멀티레벨셀 낸드 플래시 메모리는 한 셀에 2비트 이상의 데이터를 저장 할 수 있는 기술이다. 현재 2비트를 한 셀에 저장하는 기술만 상용화 되었다. 이는 3비트 이상을 저장하게 되면, 각 레벨의 간격이 좁아져서 데이터의 오류가 많이 발생하는데 이를 극복하기가 어렵다. 오류의 원인으로 여러 가지가 있지만, 그 중에서도 커플링 잡음이 가장 문제가 된다. 따라서 본 논문에서는 4비트를 한 셀에 저장하는 채널에 커플링 잡음을 가정하여 성능의 개선을 실험하였으며, 메모리 공간을 줄이기 위하여 커플링 제거기에 윈도우 크기의 데이터를 활용하여 성능을 비교하였다. 플래시 메모리에서 데이터를 읽는 가장 기본 방법인 문턱 전압 비교 방법을 구현하여 제안한 방법과 성능을 비교 하였다.

Keywords

References

  1. M. Lasser, "States encoding in multi-bit flash cells," US Patent 2005/0201401 A1, Sep. 15, 2005.
  2. M. Lasser, "States encoding in multi-bit flash cells," US Patent 2005/0201401 A1, Sep. 15, 2005.
  3. A. Ban, S. Litsyn, and I. Alrod, "Methods of increasing the reliability of a flash memory," US Patent 7 023 735 B2, Apr. 4, 2006.
  4. Y. Tanaka, "Multi-level cell flash memory," US Patent 2009/0262577 A1, Oct. 22, 2009.
  5. T. Cho, Y. Lee, E. Kim, J. Lee, S. Choi, S. Lee, D. Kim, W. Han, Y. Lim, J. Lee, J. Choi, and K. Suh, "A Dual-mode NAND flash memory: 1-Gb Multilevel and high-performance 512-Mb Single-level modes," IEEE Journal of Solid-State Circuits, Vol. 36, No. 11, pp. 1700-1706, Nov. 2001. https://doi.org/10.1109/4.962291
  6. 박동혁, 이재진, "멀티 레벨 셀 메모리의 채널 모델링," 한국통신학회논문지 '09-09, Vol. 34, No. 9, pp. 880-886, 2009년 9월. Donghyuk Park and Jaejin Lee, "Channel Modeling for Multi-Level Cell Memory," The Journal of The Korean Institute of Communication Sciences, 09-09, Vol. 34, No. 9, pp. 880-886, Sep. 2009.
  7. D. Park, and J. Lee, "Floating-gate coupling canceller for multi-level cell NAND flash," IEEE Transactions on Magnetics, Vol. 47, No. 3, pp. 624-628, March 2011. https://doi.org/10.1109/TMAG.2010.2101054
  8. D. Park, and Jaejin Lee, "Coupling canceller maximum-likelihood (CCML) detection for multi-level cell NAND flash memory," IEEE Transactions on Consumer Electronics, Vol. 57, No. 1, pp. 160-163, Feb. 2011. https://doi.org/10.1109/TCE.2011.5735497
  9. J. Lee, S. Hur, and J. Choi, "Effects of floating-gate interference on NAND flash memory cell operation," IEEE Electron Device Letters, Vol. 23, No. 5, pp. 264-266, May 2002. https://doi.org/10.1109/55.998871
  10. K. Suh, B. Suh, Y. Lim, J. Kim, Y. Choi, Y. Koh, S. Lee, S. Kwon, B. Choi, J. Yum, J. Choi, J. Kim and H. Lim, "A 3.3 V 32Mb NAND flash memory with incremental step pulse programming scheme," IEEE Journal of Solid-State circuits, Vol. 30, No. 11, pp. 1149-1156, Nov. 1995. https://doi.org/10.1109/4.475701