Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

A Time-Domain Comparator for Micro-Powered Successive Approximation ADC

마이크로 전력의 축차근사형 아날로그-디지털 변환기를 위한 시간 도메인 비교기

  • 어지훈 (금오공과대학교 전자공학과) ;
  • 김상훈 (금오공과대학교 전자공학과) ;
  • 장영찬 (금오공과대학교 전자공학부)
  • Received : 2012.02.02
  • Accepted : 2012.03.06
  • Published : 2012.06.30
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a time-domain comparator is proposed for a successive approximation (SA) analog-to-digital converter (ADC) with a low power and high resolution. The proposed time-domain comparator consists of a voltage-controlled delay converter with a clock feed-through compensation circuit, a time amplifier, and binary phase detector. It has a small input capacitance and compensates the clock feed-through noise. To analyze the performance of the proposed time-domain comparator, two 1V 10-bit 200-kS/s SA ADCs with a different time-domain comparator are implemented by using 0.18-${\mu}m$ 1-poly 6-metal CMOS process. The measured SNDR of the implemented SA ADC is 56.27 dB for the analog input signal of 11.1 kHz, and the clock feed-through compensation circuit and time amplifier of the proposed time-domain comparator enhance the SNDR of about 6 dB. The power consumption and area of the implemented SA ADC are 10.39 ${\mu}W$ and 0.126 mm2, respectively.

본 논문에서는 저전압 고해상도 축차근사형 아날로그-디지털 변환기를 위한 시간-도메인 비교기를 제안한다. 제안하는 시간-도메인 비교기는 클럭 피드-스루 보상회로를 포함한 전압제어지연 변환기, 시간 증폭기, 그리고 바이너리 위상 검출기로 구성된다. 제안하는 시간-도메인 비교기는 작은 입력 부하 캐패시턴스를 가지며, 클럭 피드-스루 노이즈를 보상한다. 시간-도메인 비교기의 특성을 분석하기 위해 다른 시간-도메인 비교기를 가지는 두 개의 1V 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기가 0.18-${\mu}m$ 1-poly 6-metal CMOS 공정에서 구현된다. 11.1kHz의 아날로그 입력신호에 대해 측정된 SNDR은 56.27 dB이며, 제안된 시간-도메인 비교기의 클럭 피드-스루 보상회로와 시간 증폭기가 약 6 dB의 SNDR을 향상시킨다. 구현된 10-bit 200-kS/s 축차근사형 아날로그-디지털 변환기의 전력소모와 면적은 각각 10.39 ${\mu}W$와 0.126 mm2 이다.

Keywords

References

  1. N. Verma, A. P. Chandrakasan, "An ultra low energy 12-bit rate-resolution scalable SAR ADC for wireless sensor nodes," IEEE J. Solid- State Circuits, vol.42, no.42, pp.1196-1205, Jun.2007 https://doi.org/10.1109/JSSC.2007.897157
  2. H.-C. Hong, G.-M. Lee, "A 65-fJ/Conversion-Step 0.9-V 200-kS/s Rail-to-Rail 8-bit Successive Approximation ADC," IEEE J. Solid-State Circuits, vol.42, no.10, pp.2161-2168, Oct.2007. https://doi.org/10.1109/JSSC.2007.905237
  3. A. Agnes, E. Bonizzoni, P. Malcovati, and F. Maloberti, "A 9.4-ENOB 1V 3.8uW 100kS/s SAR ADC with Time-Domain Comparator", in IEEE Int. Solid- State Circuits Conf. Dig.Tech. Papers, pp.246-247, Feb.,2008
  4. S.-K. Lee, S.-J. Park, Y. Suh, H.-J. Park, and J.-Y. Sim, "A 1.3${\mu}$W 0.6V 8.7-ENOB Successive Approximation ADC in a 0.18${\mu}$m CMOS," in Proc. IEEE VLSI Circuit Symp, pp.242-243, Jun.,2009.
  5. S.-K. Lee, Y.-H. Seo, Y. Suh, H.-J. Park, J.-Y. Sim, "A 1GHz ADPLL with a 1.25ps Minimum-Resolution Sub-Exponent TDC in 0.18${\mu}$m CMOS," in IEEE Int. Solid- State Circuits Conf. Dig.Tech. Papers, pp.482-483, Feb.2010
  6. S.-h. KIM, Y.-H. Lee, H.-J. Chung, and Y.-C. Jang, "A Bootstrapped Analog Switch with Constant On- Resistance," IEICE TRANSACTIONS on Electronics, vol.E94-C, no. 6, pp. 1069-1071, Jun. 2011. https://doi.org/10.1587/transele.E94.C.1069

Cited by

  1. A 10-bit 10-MS/s Asynchronous SAR analog-to-digital converter with digital-to-analog converter using MOM capacitor vol.18, pp.1, 2014, https://doi.org/10.6109/jkiice.2014.18.1.129