Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지
DOI QR코드

DOI QR Code

Spread Spectrum Clock Generator with Multi Modulation Rate Using DLL (Delay Locked Loop)

DLL을 이용한 다중 변조 비율 확산대역클록 발생기

  • Received : 2011.03.04
  • Published : 2011.03.31
Download PDF
⟨ Previous Next ⟩

Abstract

This paper describes design and implementation of a spread spectrum clock generator(SSCG). The proposed architecture generates the spread spectrum clock controlling a input voltage signal for VCDL(Voltage Controlled Delay Line). Spread charge pump is controlled by the SSC modulation logic block provides a control signal to VCDL through LPF in DLL. By using this architecture, chip area and power consumption can be reduced because it is not necessary additional circuit to control modulation rate. This circuit has been designed and fabricated using the UMC 0.25um CMOS technology. The chip occupies an area of 290${\times}$120um^2.

본 논문에서는 CMOS 회로를 이용한 스프레드 스펙트럼 클록 발생기(SSCG)를 제안하고 구현하였다. 지연고정루프(DLL)의 저역통과필터(LPF)에 스프레드 스펙트럼 클럭 변조 로직에 의해 조절되는 전하펌프를 연결하여 전압 제어지연로직(VCDL)에 가해지는 제어전압을 조절함으로써 주파수의 변화를 유도하는 방법을 사용하였다. 이와 같은 구조에서는 변조 비율을 조절하기 위한 부가적인 회로가 필요없기 때문에 레이아웃 면적이 작아지게 되고 전력소모가 작아지는 장점을 갖는다. 스프레드 스펙트럼 클록 발생기는 UMC 0.25um 공정을 이용하여 시뮬레이션 및 레이아웃을 수행하였으며 전체 면적은 290um${\times}$120um^2 이다.

Keywords

References

  1. M. Sugawara et al., " 1.5-Gb/s 5150-ppm spread-spectrum SerDes PHY with a 0.3-mW 1.5-Gb/s level detector for serial ATA," in Symp. VLSI Circuits Dig. Tech. Papers, June 2002, pp. 60-63
  2. H. S. Li, Y. C. Cheng, and D. Puar, " Dual-loop spread-spectrum clock generator," in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, 1999, pp. 184-185.
  3. Y. Moon, D. K. Jeong, and G. Kim, " Clock dithering for electromagnetic compliance using spread-spectrum phase modulation," in IEEE Int. Solid-State Circuits Conf. Dig. Tech. Papers, 1999, pp. 186-187.
  4. Wei-Ta chen, Jen-Chien Hsu, "A Spread Spectrum Clock Generator for SATA-II," IEEE International Symposium on Circuits and Systems, vol. 3, pp. 2643-2646, May. 2005.
  5. H. S. Li, Y. C. Cheng, and D. Puar, "Dual-loop spread-spectrum clock generator," IEEE International Solid-State Circuits Conference. Dig. Tech. Papers, pp. 184-185. 1999.
  6. Deok Soo Kim, "A Spread Spectrum Clock Generation PLL with Dual tone Modulation Profile," IEEE Symposium on VLSI Circuit Digest of Technical papers, pp. 96-99, Jun., 2005