한국전자통신학회논문지 (The Journal of the Korea institute of electronic communication sciences)

한국전자통신학회 (Korea Institute of Electronic Communication Science)
권호 표지
DOI QR코드

DOI QR Code

아날로그메모리를 이용한 플레쉬 ADC

Development of a Flash ADC with an Analog Memory

  • 투고 : 2011.06.27
  • 심사 : 2011.08.12
  • 발행 : 2011.08.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 일반적인 플레쉬 ADC에서 저항열을 이용하여 기준전압을 생성한 것과는 달리, 부유게이트를 이용하여 기준전압을 생성한다. 제안된 플레쉬 ADC를 포함하는 파이프라인 ADC에서 행위모델 시뮬레이션을 수행했을 때 생성된 상기 플레쉬 ADC를 포함하는 파이프라인 ADC의 SNR은 약 77 dB, 해상도는 12 bit이고, 90 % 이상이 ${\pm}0.5$ LSB 이내의 INL을 보여주고 있으며, INL과 마찬가지로 90 % 이상이 ${\pm}0.5$ LSB 이내의 DNL 결과를 보였다.

In this article, reference voltages in a general flash ADC are not obtained from a series of resistors but floating gates. When a behavior model simulation was performed in a pipelined ADC including the suggested flash ADC as a result of an ADC's overall function, it showed results that SNR is approximately 77 dB and resolution is 12 bit. And more than almost 90% showed INL within ${\pm}0.5$ LSB, and like INL, more than 90% showed DNL within ${\pm}0.5$ LSB.

키워드

참고문헌

  1. C. Sandner et al., "A 6-bit 1.2-GS/s low-power flash-ADC in 0.13um digital CMOS," IEEE J. Solid-State Circuits, Vol. 40, pp. 1499-1505, Jul. 2005. https://doi.org/10.1109/JSSC.2005.847215
  2. McParland, R. J.; Singh, Ranbir. 1.25V, Low Cost, Embedded flash Memory for Low Density Applications. 2000 symposium on VLSI circuits Digest of Technical paper. June 2000.
  3. C. Paulus et al., "A 4GS/s 6b flash ADC in 0.13um CMOS," in Symposium on VLSI Circuits Digest of Technical Papers, pp.420-423, Jun. 2004.
  4. 채용웅, "압력측정용 A/D 변환기의 OPAMP 개발", 한국전자통신학회, 5권, 4호. pp. 435-442, 2010.
  5. 김창복. Pipeline 방식을 이용한 고성능 ADC 설계에 관한 연구, 한국OA학회논문지, 제6권, 2호, pp.101-107, 2001.
  6. Behzad Razavi. Principles of Data Conversion System Design, IEEE Press, 1995
  7. R. Harrison, P. Hasler, and B. A. Minch, "Floating-gate CMOS analog memory cell array," in Proc. Int. Symp. Circuits and Systems, Monterey, CA, 1998.
  8. R. Harrison, A. Bragg, P. Hasler, A. Minch and P. Deweerth, "A CMOS Programmable analog memory-cell array using floating-gate circuits," IEEE Transactions on circuits and systems, Vol. 48, No. 1, pp. 4-11. 2001. https://doi.org/10.1109/82.913181