초록
본 논문에서는 KASUMI 암호화 알고리즘을 하드웨어로 구현하였다. 이는 ASIC이나 코어-기반 설계와 같은 여러 응용분야에 적합하도록 범용적으로 구현하였다. 또한 기밀성 알고리즘과 무결성 알고리즘을 모두 수행할 수 있도록 설계하였으며, 파이프라인 구조를 사용하여 높은 동작 주파수에서도 구동될 수 있도록 하였다. 본 논문에서 설계한 하드웨어를 Altera사의 EPXA10F1020C1을 타겟으로 구현한 결과 최대 동작 주파수 36.35MHz에서 안정적으로 동작함을 확인하였다. 따라서 구현된 하드웨어는 현재 중요한 문제로 대두되고 있는 종단간(end-to-end) 보안에 대한 좋은 해결책으로 유용하게 사용될 수 있을 것으로 생각된다.
In this paper, we are implemented the kasumi cipher algorithm by hardware. In this work, kasumi was designed technology-independently for application such as ASIC or core-based design. The hardware is implemented to be able to calculate both confidentiality and integrity algorithm, and a pipelined KASUMI hardware is used for a core operator to achieve high operation frequency. The proposed block cipher was mapped into EPXA10F1020C1 from Altera and used 22% of Logic Element (LE) and 10% of memory element. The result from implementing in hardware (FPGA) could operate stably in 36.35MHz. Accordingly, the implemented hardware are expected to be effectively used as a good solution for the end-to-end security which is considered as one of the important problems.
