Journal of the Institute of Convergence Signal Processing (융합신호처리학회논문지)

The Korea Institute of Convergence Signal Processing (한국융합신호처리학회)
권호 표지

An Implementation of CAN Communication Interface using the Embedded Processor System based on FPGA

FPGA 기반의 임베디드 프로세서 시스템을 이용한 CAN 통신 인터페이스 구현

  • 구태묵 (코위버(주) 기술연구소) ;
  • 박영석 (경남대학교 정보통신공학과)
  • Published : 2010.01.30
Download PDF
⟨ Previous Next ⟩

Abstract

Recently, various industrial embedded systems including vehicles controlled electronically are evolving to distributed multi-micro controller system. Accordingly, there is a need for standard CAN(Controller Area Network) protocol that ensures high stability and reliability of communication and is simple to construct object-oriented system with high control efficiency. CAN communication interface used general-purpose processor doesn't have many limitations in various application development because of fixed hardware architecture. This paper design and implement a CAN communication interface system based on FPGA. It is verified function and performance of system through monitoring communication with existing AT90CAN128 controller. Implemented CAN communication interface can be reused in development of application systems based on FPGA. And it provides low-cost, small-size and low-power design advantages.

최근 전자제어 차량을 비롯한 각종 산업용 임베디드 시스템은 분산형 다중 마이크로 컨트롤러 시스템으로 진화하고 있다. 이에 따라 제어의 효율성이 큰 객체지향형 시스템 구축이 용이하고, 통신의 높은 안정성과 신뢰성이 보장되는 표준적 CAN(Contro11er Area Network) 통신 규약이 필요하게 되었다. 기존의 범용 프로세서를 이용한 CAN 통신 인터페이스는 하드웨어 아키텍처가 고정되어 있기 때문에 다양한 응용에 적용함에 있어 유연성이 결여되는 등의 많은 한계를 가진다. 본 논문에서는 FPGA 기반 CAN 통신 인터페이스 시스템을 설계 구현하고, 기존의 AT90CAN128 컨트롤러와의 통신 성능을 모니터링 하여 시스템의 기능과 성능을 검증하였다. 본 연구의 CAN 인터페이스 시스템은 IFI_Nios_II_Advanced CAN IP 코어와 NIOS II 소프트 코어 프로세서를 사용하여 설계 되었다. 이에 따라 개발된 CAN 통신 인터페이스는 다양한 FPGA 기반 응용 시스템 개발에 재사용 릴 수 있고, 저비용, 소형화 그리고 저전력화를 달성할 수 있다.

Keywords

References

  1. 박영석, " PLD를 이용한 디지털 시스템의 설계," 경남대 지능형홈 인력양성사업팀, pp. 6-13, Feb. 2005
  2. Altera Corp., "Device Family Overview," Available on http://www.altera.com/products/devices, Dec. 2005
  3. Altera Corp, "Nios II Processor Reference Handbook," V8.0, pp. 19-278
  4. Altera Corp, "Quartus II Development Software Handbook," V8.0, pp. 2409-2416
  5. Altera Corp, "Nios II Hardware Development Tutorial," pp. 1-50, May. 2008
  6. Altera Corp, "Nios II Software Developer's Handbook," V8.0, pp. 15-108, May. 2008.
  7. Altera Corp, "AN333 : Developing Peripherals for SOPC Builder," pp. 1-28, May. 2007.
  8. Altera Corp. "Avalon Streaming Interface Specificaion Reference Manual," V1.3, June. 2007.
  9. Altera Corp, "Nios Development Board Reference Manual, Cyclone Edition" pp. 9-54
  10. Altera Corp., "Quartus II Development Software Handbook, V8.1 Volume 5: Embedded Peripherals", UART Core, pp. 71-86, 2008
  11. Altera Corp., "Quartus II Development Software Handbook, V3.0", Nios UART, pp. 1-228, Jan. 2003
  12. "CAN Specification 2.0 part A and B. Robert Bosch Gmbg," pp. 4-9, Sept. 1991.
  13. http://www.can-cia.org
  14. http://www.eskorea.net
  15. http://www.altera.com/products/ip/iup/can/m-ifi-can20b.html?GSA_pos'= 1&WT.oss_r=1&WT.oss=nios%2OCAN
  16. http://www.ifi-pld.de/IP/Advanced_CAN/advanced_can.htmI
  17. ''TFI Nios II Advanced CAN Module User Guide, version rev 6.8," pp. 1-22, Apr. 2008.
  18. Bosch, "CAN specification, version 2.0," pp. 29-30 1991.
  19. Microchip, "A CAN Physical Layer Discussion, AN228," pp. 1-11, 2002
  20. Peter Dzhelekarski, Volker Zerbe, Dimiter Alexiev, "FPGA Implementation of Bit Timing Logic of CAN Controller," IEEE, pp. 214-220, May. 2004.
  21. Bosch, "The Configuration of the CAN Bit Timing," 6th international CAN Conference 2nd to 4th Nov. Turin(Italy) pp. 1-10
  22. Freescale Semiconductor, "CAN Bit Timing Requirements, Stuart Robb, East Kilbride," Scotland. AN1798, pp. 1-15 1999.
  23. Atmel, "8-bit AVR Microcontroller with 32K/64K/I28K Bytes of ISP Flash and CAN Controller," AT90CAN128, pp. 11-20, Aug. 2008
  24. http://intrepidcs.com/catalog/product_info.php/cPath/21/products_id/103
  25. http://intrepidcs.com/VehicleSpy/index.html