넓은 동적 영역의 파워 검출기를 이용한 DVB-S2용 디지털 자동 이득 제어 시스템

A Fully Digital Automatic Gain Control System with Wide Dynamic Range Power Detectors for DVB-S2 Application

  • 부영건 (건국대학교 전자정보통신공학부) ;
  • 박준성 (건국대학교 전자정보통신공학부) ;
  • 허정 (건국대학교 전자정보통신공학부) ;
  • 이강윤 (건국대학교 전자정보통신공학부)
  • Pu, Young-Gun (Department of Electric Engineering, Konkuk University) ;
  • Park, Joon-Sung (Department of Electric Engineering, Konkuk University) ;
  • Hur, Jeong (Department of Electric Engineering, Konkuk University) ;
  • Lee, Kang-Yoon (Department of Electric Engineering, Konkuk University)
  • 발행 : 2009.09.25

초록

본 논문에서는 높은 대역폭과 넓은 동적 영역을 갖는 DVB-S2를 위한 새로운 디지털 이득 제어 시스템을 제안하였다. DVB-S2 시스템의 PAPR은 매우 크며, 요구되는 정착 시간은 매우 작기 때문에 일반적인 폐-루프 아날로그 이득 제어 방식은 사용할 수 없다. 정확한 이득 제어와 기저 대역 모뎀과의 직접적인 인터페이스를 위해서 디지털 이득 제어가 필요하다. 또한 아날로그 이득 제어 방식에 비해 정착 시간과 공정, 전압, 온도 값의 변화에 둔감한 이점을 갖는다. 본 논문에서는 세밀한 해상도와 넓은 이득 영역을 갖기 위해서 AGC 시스템 및 구성회로를 제안하였다. 이 시스템은 높은 대역폭의 디지털 VGA와 넓은 파워 범위를 가진 RMS 검출기, 저 전력의 SAR 타입 ADC, 그리고 디지털 이득 제어기로 구성되어 있다. 파워 소모와 칩면적을 줄이기 위해 한 개의 SAR 타입 ADC를 사용했으며, ADC 입력은 4개의 파워 검출기를 사용하여 시간 축 상에서 인터리빙 방식으로 구현하였다. 모의실험 및 측정 결과는 제안하는 AGC 시스템의 이득 에러가 $10{\mu}s$ 내에서, 0.25 dB보다 낮은 것을 보여주고 있다. 전체 칩은 $0.18{\mu}m$ CMOS 공정을 사용하여 설계하였다. 제안된 IF AGC 시스템의 측정 결과는 0.25 dB의 해상도와 80 dB의 이득 범위, 8 nV/$\sqrt{Hz}$의 입력 기준 잡음, $IIP_3$는 5 dBm, 전력 소모는 60 mW임을 보여주고 있다. 파워검출기는 100 MHz 입력에서 35 dB의 동적 영역을 갖는다.

This paper presents a fully digital gain control system with a new high bandwidth and wide dynamic range power detector for DVB-S2 application. Because the peak-to-average power ratio (PAPR) of DVB-S2 system is so high and the settling time requirement is so stringent, the conventional closed-loop analog gain control scheme cannot be used. The digital gain control is necessary for the robust gain control and the direct digital interface with the baseband modem. Also, it has several advantages over the analog gain control in terms of the settling time and insensitivity to the process, voltage and temperature variation. In order to have a wide gain range with fine step resolution, a new AGC system is proposed. The system is composed of high-bandwidth digital VGAs, wide dynamic range power detectors with RMS detector, low power SAR type ADC, and a digital gain controller. To reduce the power consumption and chip area, only one SAR type ADC is used, and its input is time-interleaved based on four power detectors. Simulation and measurement results show that the new AGC system converges with gain error less than 0.25 dB to the desired level within $10{\mu}s$. It is implemented in a $0.18{\mu}m$ CMOS process. The measurement results of the proposed IF AGC system exhibit 80-dB gain range with 0.25-dB resolution, 8 nV/$\sqrt{Hz}$ input referred noise, and 5-dBm $IIP_3$ at 60-mW power consumption. The power detector shows the 35dB dynamic range for 100 MHz input.

키워드

참고문헌

  1. Draft ETSI EN 302 307 VU.1, 2004-00
  2. Chung-Wei Lin, et al., "A low distortion and fast settling automatic gain control amplifier in CMOS technology" in IEEE ISCAS, 2004, pp.I-541-4
  3. Chi-Fang Li, Cheng, R.j.-H, "A two-stage digital AGe scheme with diversity selection for frame-based OFDM systems" in IEEE ISCAS, 2006, pp.4
  4. J. M. Khoury, "On the design of constant settling time AGe circuits," IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process., vol.45, no.3, pp.283-294, Mar. 1998 https://doi.org/10.1109/82.664234
  5. Kang-Yoon Lee, et al., "Full-CMOS 2-GHz WCDMA Direct Conversion Transmitter and Receiver", IEEE Journal of Solid-State Circuits, Vol.38, No.1, pp.43-53, Jan 2003 https://doi.org/10.1109/JSSC.2002.806280
  6. Okjune Jeon, et al., "Analog AGe Circuitry for a CMOS WLAN Receiver," IEEE Journal of Solid-State Circuits, vol.41, no.10, pp.2291-2300, October 2006 https://doi.org/10.1109/JSSC.2006.881548
  7. Jianhong Xiao, et al., "A High Dynamic Range CMOS Variable Gain Amplifier for Mobile DTV Tuner,", IEEE Journal of Solid-State Circuits, vol.42, no.2, pp.292-301, February 2007 https://doi.org/10.1109/JSSC.2006.889386
  8. Mark Dawkins, et al., "A Single-Chip Tuner for DVB-T" , IEEE Journal of Solid-State Circuits, vol.38, no.8, August 2003 https://doi.org/10.1109/JSSC.2003.814436
  9. 이강윤, 구현철, 허정, "새로운 자동 튜닝 기능을 가지고 있는 CMOS 다중 모드 기저대역필터의 설계", 전자공학회논문지, 제 43권 SD편 제 2호, pp.34-41, February 2006
  10. 고동현, 박도진, 정성규, 부영건, 이강윤, "PHS용 Automatic Tuning 방법을 이용한 Complex Filter", 전자공학회논문지, 제 44권 SD편 제 10호, pp, 17-22, October, 2007