Journal of the Institute of Electronics Engineers of Korea SC (전자공학회논문지SC)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A CDR using 1/4-rate Clock based on Dual-Interpolator

1/4-rate 클록을 이용한 이중 보간 방식 기반의 CDR

  • Ahn, Hee-Sun (Division of Electronics & Information Engineering, Chonbuk National University) ;
  • Park, Won-Ki (Korea Electronics Technology Institute) ;
  • Lee, Sung-Chul (Korea Electronics Technology Institute) ;
  • Jeong, Hang-Geun (Division of Electronics & Information Engineering, Chonbuk National University)
  • Published : 2009.01.25
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, an efficient proposed CDR(Clock and Data Recovery Circuits) using 1/4-rate clock based on dual-interpolator is proposed. The CDR is aimed to overcome problems that using multi-phase clock to decrease the clock generator frequency causes side effects such as the increased power dissipation and hardware complexity, especially when the number of channels is high. To solve these problems, each recovery part generates needed additional clocks using only inverters, but not flip-flops while maintaining the number of clocks supplied from a clock generator the same as 1/2-rate clock method. Thus, the reduction of a clock generator frequency using 1/4-rate clocking helps relax the speed limitation and power dissipation when higher data rate transfer is demanded.

본 논문에서는 이중 보간 방식을 기반으로 1/4-rate 클록을 이용하는 효율적인 CDR을 제안하였다. 제안한 CDR은 다채널 송수신기에서 다중 위상 클록을 이용하여 클록 주파수를 줄일 경우 필요한 클록의 수가 증가하여 이들 클록을 공급할 때 소모되는 전력과 하드웨어적 부담이 증가한다는 단점을 극복하는 것을 목표로 설계되었다. 이를 위해 1/2-rate 클록 방식과 동일한 공급 클록 수를 유지하면서 각각의 복원부에서 추가로 필요한 클록을 플립플롭을 이용하지 않고 인버터만으로 생성하였다. 이로 인해 보다 높은 전송률의 요구 시 장애 요인 중 하나인 클록 생성기의 주파수를 낮추어 고속 전송을 가능케 하였으며, 공급 클록의 수를 증가시키지 않고 1/4-rate 주파수의 클록을 이용함으로써 CDR을 저전력화하였다.

Keywords

References

  1. Seong-Jun Song, et al., 'A 4-Gb/s CMOS Clock and Data Recovery Circuit Using 1/8-Rate Clock Technique' IEEE J. of Solid-State Circuits, Vol. 38, 1213-1219, JULY. 2003 https://doi.org/10.1109/JSSC.2003.813292
  2. Fuji Yang, Joseph Othmer, et al., 'A CMOS low-power multiple 2.5-3.125Gb/s serial link macrocell for high IO bandwidth network ICs,' IEEE J. of Solid-State Circuits, Vol. 37, no. 12, Dec. 2002 https://doi.org/10.1109/JSSC.2002.804341
  3. Rainer Kreienkamp, Hubert Siedhoff, et al., 'A 10-Gb/s CMOS clock and data recovery with an analog phase interpolator,' IEEE J. of Solid-State Circuits, no. 3, Mar. 2005 https://doi.org/10.1109/JSSC.2005.843624
  4. Kun-Yung Ken Chang, Stefanos Sidiropoulos, et al., 'A 0.4-4-Gb/s CMOS quad transceiver cell Using on-chip regulated dual-loop PLLs,' IEEE J. of Solid-State Circuits, Vol. 38, no. 5, May 2003 https://doi.org/10.1109/JSSC.2003.810045
  5. B. Garlepp, et al., 'A portable digital DLL for high-speed CMOS interface circuits,' IEEE J. of Solid-State Circuits, Vol. 29, pp. 1491-1496, Dec. 1994 https://doi.org/10.1109/4.340422