Journal of the Institute of Electronics Engineers of Korea CI (전자공학회논문지CI)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

The Design of Efficient Functional Verification Environment for the future I/O Interface Controller

차세대 입출력 인터페이스 컨트롤러를 위한 효율적인 기능 검증 환경 구현

  • Hyun Eu-Gin (Daegu Gyeongbuk Institute of Science & Technology, Dept. of IT, Mobile Multimedia SoC Team) ;
  • Seong Kwang-Su (Department of Electrical Engineering and Computer Science, Yeungnam University)
  • 현유진 (대구경북과학기술연구원 IT 연구부 모바일멀티미디어 SoC 연구팀) ;
  • 성광수 (영남대학교 전자정보공학부)
  • Published : 2006.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper proposes an efficient verification environment of PCI Express controller that is the future I/O interface. This verification environment consists of a test vector generator, a test bench, and two abstract memories. We also define the assembler set to generate the verification scenarios. In this paper, we propose the random test environment which consists of a random vector generator, a .simulator part, and a compare engine. This verification methodology is useful to find the special errors which are not detected by the basic-behavioral test and hardware-design test.

본 논문에서는 차세대 입출력 인터페이스인, PCI 익스프레스 컨트롤러의 기능 검증을 위해 효율적인 검증 환경을 제안하였다. 검증 환경은 벡터 생성 부분, 테스트 벤치, 그리고 두개의 메모리로 구성된다. 이러한 효율적인 검증 환경을 제대로 동작시키기 위한 명령어 세트를 정의하였다. 이 명령어는 어셈블리 구조를 가지며, PCI 익스프레스의 모든 프로토콜을 지원하며, 설계된 PCI 익스프레스 컨트롤러를 검증하기 위한 모든 시나리오를 제공하도록 정의되었다. 또한 본 논문에서는 랜덤 벡터 생성 부분, 시뮬레이션 부분, 그리고 비교 엔진으로 구성된 랜덤 검증 환경을 제안하였다. 본 랜덤 테스트 검증 환경에서 수행된 결과는 일반적인 기본 동작 검증과 설계 기반 검증에서 찾지 못한 특수 경우의 에러도 발견 할 수 있다.

Keywords

References

  1. 김연선，서범수，'64비트 RISE 마이크로프로세서의 기능 검증에 관한 연구'， 대한전자공학회 추계종합 학술대회，755-758쪽，1998년
  2. 기안도，'단일칩시스템 설계검증을 위한 가상프로토타이핑'，대한전자공학회지，제30권 9호, 965-975 쪽，2003년
  3. 이승호，이현룡，장종권，'SMV를 이용한 Pipeline 시스템의 설계 검증'，대한전자공학회 하계종합학술대회，제26권，제1호，939-942쪽，2003년
  4. C. Pixley, N. Strader, W. Bruce, J. Park, M. Kaufmann, K. Shultz, M. Burns, J. Kumar, J. Yuan, and J. Nguyen, 'Commercial Design Verification : Methodology and Tools', Proc. IEEE int. Test Conf., pp. 839-848, 1996 https://doi.org/10.1109/TEST.1996.557145
  5. P.J Windley, 'Formal modeling and verification of mucroprocessor', IEEE Transactions on Computers, Vol. 44, No.1, pp.54-72, Jan. 1995 https://doi.org/10.1109/12.368009
  6. Ta-Chung Chang, 'A Biased Random Instruction Generation Environment for Architectural Verification of Pipelined Processors', in Journal of Electronics Testing Theroy and Applciations16, pp.13-27, 2000 https://doi.org/10.1023/A:1008311916502
  7. 현유진，성광수，'차세대 통신 플랫폼을 위한 입출력 컨트롤러 설계'，대한전자공학회논문지 CI，제42권 제4호. 59-68쪽, 2005년
  8. PCI SlG, PCI 익스프레스 Base Specifications Revision 1.0a, PCl SlG, 2003
  9. Ravi Budruk, Don Anderson, and Tom Shanley, PCI Express System Architecture, MindShare, 2003
  10. Cadence, Verilog-XL Reference version 3.4, Cadence, 2002
  11. 권오현，이문기，'마이크로프로세서를 위한 효율적인 기능 검증 환경 구현'，대한전자공학회논문지 SD, 제41권 7호，43-52쪽，2004년
  12. 권오현，양훈모，이문기，'마이크로프로세서 기능 검증을 위한 바이어스 랜덤 벡터 생성기 설계', 대한전자공학회 하계종합학술대회，121-124쪽，2002년6월