The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

A Study on the Design and Implementation of a DSSS-based MODEM for a Right Termination System(FTS)

대역확산방식 비행종단시스템의 모뎀설계와 구현에 관한 연구

  • 임금상 (세종대학교 정보통신공학과 통신용신호처리 연구실) ;
  • 김재환 (세종대학교 정보통신공학과 통신용신호처리 연구실) ;
  • 조항덕 ;
  • 김우식 (세종대학교 정보통신공학과 통신용신호처리 연구실)
  • Published : 2006.02.01
Download PDF
⟨ Previous Next ⟩

Abstract

This letter proposes a Direct Sequence Spread Spectrum (DS-SS)-based Flight Termination System(FTS) and show the simulation results and implements the system using FRGAs. The DS-SS FTS has immunity interference signals and the influence of jamming signal. Moreover, a DS-SS FTS can provides effects on an authentication and encryption with spread codes. And the system uses more less power than an analog FM system. We used Reed-Solomon (32, 28) code and triple Data Encryption Standard(3DES) for error correction and data encryption. Also we used counter algorithm for unauthenticated device's attack The spread codes of In-phase channel and Quadrature channel were generated by Gold sequence generators. The system was implemented in Altera APEX20K100E FPGA for the ground system and EPF10K100ARC240-3 for the airborne system.

본 논문에서는 주파수대역 직접확산방식 (DS-SS)의 비행종단시스템을 제안하였고 FPGA를 이용하여 구현된 결과를 보여준다. DS-SS방식의 비행종단시스템은 간섭신호와jamming에 강한 특성이 있을 뿐만 아니라 확산코드를 사용함으로써 인증과 암호화의 효과를 얻을 수 있다. 또한 기존의 아날로그 FM방식의 종단시스템에 비하여 전력을 크게 줄일 수 있다. 오류정정을 위하여 리드-솔로몬(32, 28)코드를 적용하였고 데이터를 암호화하기 위하여 3중 Data Encryption Standard (3DES)암호화를 하였다. 그리고 counter알고리즘을 적용하여 외부 장치의 간섭으로부터 비행체를 보호할 수 있도록 하였다. I채널과 Q채널의 확산코드는 GOLD코드생성기를 이용하여 생성하였다. 시스템은 ALTERA EPXA1F484C3 디바이스로 지상시스템을 구현하였고, FLEX계열인 EPF10K100ARC240 디바이스를 사용하여 비행종단 탑재시스템을 구현하였다.

Keywords

References

  1. Range Safety Group(RCC), 'SPECIAL REPORT RS-38,' Nov. 1997
  2. Tuchman, Walter L., 'Hellman Presents No Shortcut Solution to DES,' IEEE Spectrum, Jun. 1997
  3. M. McLoone, J. V. McCanny, 'High-performance FPGA implementation of DES schedule,' lEE Proc. -Circuits Devices Syst. Vol.150, No.5, Oct. 2003
  4. J. Tierney, C. M. Radre, B. Gold, 'A Digital Frequency Synthesizer,' IEEE Trans. on Audio and Electroacoustics, Mar. 1971
  5. H. T. Kung, 'Why systolic architectures', IEEE Computer 15(1), pp.37-46, 1982 https://doi.org/10.1109/MC.1982.1653825
  6. http://www.arm.com