자동 교정된 램프 신호를 사용한 CMOS 이미지 센서용 단일 기울기 Column-ADC

A Single-Slope Column-ADC using Ramp Slope Built-In-Self-Calibration Scheme for a CMOS Image Sensor

  • 함석현 (연세대학교 전기전자공학과) ;
  • 한건희 (연세대학교 전기전자공학과)
  • Ham Seog-Heon (Dept. Electrical and Electronic Engineering, Yonsei Univ.) ;
  • Han Gunhee (Dept. Electrical and Electronic Engineering, Yonsei Univ.)
  • 발행 : 2006.01.01

초록

단일 기울기 ADC에 사용되는 램프 신호의 기울기는 공정과 주파수 변화에 민감하다. 이러한 변화는 ADC 이득 변화와 이미지 신호 프로세싱의 성능까지 영향을 준다. 본 논문에서는 자동 교정된 램프 신호를 이용한 단일 기울기 ADC를 이용하여 공정과 주파수 변화에 영향을 받지 않은 CMOS 이미지 센서를 제안하다. 본 논문에서 제안된 built-in-self-calibration (BISC) 구조는 공정과 주파수 변화에 상관없이 입력 조도별로 일정한 출력 값을 갖는 단일 기울기 ADC 동작을 가능하게 한다. 제안된 BISC를 탑재한 CMOS 이미지 센서는 $0.35{\mu}m$ 공정을 이용하여 제작하였다. 측정 결과는 제안된 구조가 공정이나 클럭 주파수의 변화에 따라 효과적으로 램프 기울기를 교정한다는 것을 보여준다. 칩 면적의 증가 정도는 $0.7\%$ 미미하였다.

The slope of the ramp generator in a single slope ADC(analog-to-digital converter) suffers from process and frequency variation. This variation in ramp slope causes ADC gain variation and eventually limits the performance of the ISP(image signal processing) in a CIS(CMOS image sensor) that uses the single slope ADC. This paper proposes a ramp slope BISC(built-in-self-calibration) scheme for CIS. The CIS with proposed BISC was fabricated with a $0.35{\mu}m$ process. The measurement results show that the proposed architecture effectively calibrate the ramp slope against process and clock frequency variation. The silicon area overhead is less than $0.7\%$ of the full chip area.

키워드

참고문헌

  1. E.R. Fossum, 'CMOS image sensor: Electronic camera on a chip,' IEEE Trans. Electron Devices, Vol. 44, No. 10, pp. 1689-1698, Oct. 1997 https://doi.org/10.1109/16.628824
  2. R.H. Nixon, et al. '256x256 CMOS active pixel sensor camera-on-a-chip,' IEEE J. Solid-StateCircuits, Vol. 31, No. 12, pp. 2046-2050, Dec. 1995
  3. S.K Mendis, et al, 'CMOS active pixel image sensors for highly integrated imaging systems,' IEEE J. Solid-State-Circuits, Vol. 32, No. 2, pp.187 - 197, Feb. 1997 https://doi.org/10.1109/4.551910
  4. S. Hamami, et al, 'CMOS APS imager employing 3.3V 12bit 6.3MS/S pipelined ADC,' in Proc. ISCAS, Vol. 4, pp. 960-963, May. 2004
  5. T. Sugiki, et al, 'A 60mW l0b CMOS image sensor with column-to-column FPN reduction,' in ISSCC Tech Dig., pp. 108-109, Feb. 2000
  6. K. Fincllater, et al, 'SXGA pinned photodiode CMOS image sensor in 0.35um technology,' in ISSCC Tech Dig., pp. 218, Feb. 2003
  7. Yung-Cheng Liu, et al, 'Automatic white balance for digital still camera,' IEEE Trans. Consumer Electronics, Vol. 41, No.3, pp. 460-466, Aug. 1995 https://doi.org/10.1109/30.468045
  8. J.S Lee, et al, 'An advanced video camera system with robust AF, AE, and AWE control,' IEEE Trans. Consumer Electronics, Vol. 47, No. 3, pp. 694-699, Aug. 2001 https://doi.org/10.1109/30.964165
  9. F. Azais, et al, 'A low-cost adaptive ramp generator for analog BIST applications,' in Proc. 19th IEEE VISI Test Symp., pp. 266-271, May. 2001 https://doi.org/10.1109/VTS.2001.923449
  10. B. Provost, et al, 'On-chip ramp generators for mixed-signal BIST and ADC self-test,' IEEE J. Solid-State-Circuits, Vol. 38, No. 2, pp. 263-273, Feb. 2003 https://doi.org/10.1109/JSSC.2002.807415