The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

A Design of High Performance Parallel CRC Generator

고성능 병렬 CRC 생성기 설계

  • 이현빈 (한양대학교 멀티미디어 시스템 연구실) ;
  • 박성주 (한양대학교 멀티미디어 시스템 연구실) ;
  • 민병우 (한양대학교 멀티미디어 시스템 연구실) ;
  • 박창원 (전자부품연구원 유비쿼터스컴퓨팅 연구센터)
  • Published : 2004.09.01
Download PDF
⟨ Previous Next ⟩

Abstract

This paper presents an optimization algorithm and technique for designing parallel Cyclic Redundancy Check (CRC) circuit, which is most widely adopted for error detection A new heuristic algorithm is developed to find as many shared terms as possible, thus eventually to minimize the number and level of the exclusive-or logic blocks in parallel CRC circuits. 16-bit and 32-bit CRC generators are designed with different types of Programmable Logic Devices, and it has been found that our new algorithm and architecture significantly reduce the delay.

본 논문은 통신 시스템에서 오류 검출을 위해 널려 사용되고 있는 Cyclic Redundancy Check (CRC) 회로의 병렬 구현을 위한 새로운 회로 축소 알고리즘 및 설계 기술을 소개한다. 논리 수준을 최소화하여 CRC 속도를 증진시키기 위해서 입력데이터와 CRC 내부 신호를 두 개 단위로 그룹화 하는 새로운 알고리즘을 개방하였다 성능 평가를 위해 16 비트와 32 비트 CRC 를 PLD (Programmable Logic Device) 및 표준 셀 라이브러리를 이용하여 합성하였으며, 기존에 제시되었던 방법보다 성능이 향상되었음을 보여준다.

Keywords

References

  1. Cypress Semiconductor Corporation, 'Parallel Cyclic Redundancy Check (CRC) for HOTLINKTM,' Application note, Mar. 1999
  2. R. N. Williams, 'A Painless Guide to CRC Enror Detection Algorithms,' http://www.ross.net/crc, version 3, 19 Aug. 1993
  3. T.-B. Pei and C. Zukowski, 'High-Speed Parallel CRC Circuits in VLSI,' IEEE Trans.Commun., Vol. 40, no. 4, pp. 653-657, 1992
  4. R. F. Hobson and K. L. Cheng, 'A High-Performance CMOS 32-Bit Parallel CRC Engine,' IEEE Journal of Sotid-State Circuits, Vol. 34, No. 2, pp. 233-235, Feb.1999 https://doi.org/10.1109/4.743785
  5. S. M. Joshi, P. K. Dubey and M. A. Kaplan, 'A New Parallel Algorithm for CRC Generation,' IEEE International Conference on Communications, Vol. 3, PP. 18-22, Jun. 2000
  6. M. D. Shieh et al., 'A Systemic Approach for Parallel CRC Computations,' J. Information Science and Eng., May 2001
  7. M. Spachmann, 'Automatic Generation of Parallel CRC Circuits,'IEEE Design and Test of Computers, Vol. 18, pp. 108-114, May. 2001 https://doi.org/10.1109/54.922807
  8. G. Campobello, G. Patane and M. Russo, 'Parallel CRC Realization,' IEEE transactions on Computers, Vol. 52, pp. 63-71, Oct. 2003
  9. G. D. Micheli, Sznthesis and Optimi ation of Digital Circuits. McGRAW-HILL INTERNATIONAL EDITIONS, 1994
  10. http://www-cad.eecs.berkeley.edu/Soft ware/software.html