디지털 방식의 이득조절 기능을 갖는 CMOS VGA를 위한 새로운 가변 축퇴 저항

A New Variable Degeneration Resistor for Digitally Programmable CMOS VGA

  • 발행 : 2003.07.01

초록

디지털 신호에 의해 이득이 조절되는 CMOS VGA의 구조로는 축퇴된 차동쌍 구조가 많이 사용되고 있다. 이 구조에서 가변 축퇴 저항을 구현하기 위해 기존해 사용되던 방법으로는 MOSFET 스위치와 함께 저항열 구조를 사용하는 방법과 R-2R 사다리 구조를 사용하는 방법이 있다. 그러나 이 방법들을 이용하는 경우에는 축퇴 저항에서의 dc 전압 강하에 의해 저전압 동작이 어려우며, 높은 이득 설정시 대역폭이 크게 제한되기 때문에 고속의 VGA 구현이 어렵다. 따라서, 본 논문에서는 이러한 문제점들을 해결하기 위해 축퇴 저항에서의 dc 전압 강하를 제거한 새로운 가변 축퇴 저항을 제안하였다. 제안된 이득조절 방법을 사용하면, 저전압에서 고속의 VGA 구현이 용이해 진다. 기존의 이득조절 방법들의 문제점과 제안된 이득조절 방법의 원리 및 장점 그리고 기존의 방법들과 성능 비교에 대해 자세히 언급하였다. 또한, 제안된 축퇴 저항을 사용하여 VGA 셀을 설계한 결과 -12dB에서 +12dB까지 6dB 단계의 이득 조절 범위에서 3dB 대역폭은 650㎒ 보다 크고, 이득오차는 0.3dB 보다 작으며, 2.5V 전원에서 3.1㎃의 전류소모 특성을 보였다.

A degenerated differential pair has been widely used as a standard topology for digitally programmable CMOS VGAs. A variable degeneration resistor has been implemented using a resistor string or R-2R ladder with MOSFET switches. However, in the VGAs using these conventional methods, low-voltage and high-speed operation is very hard to achieve due to the dc voltage drop over the degeneration resistor. To overcome the problem a new variable degeneration resistor is proposed where the dc voltage drop is almost removed. The proposed gain control scheme makes it easy to implement a low-voltage and high-speed VGA. This paper describes the problems existed in conventional methods, the principle and advantages of the proposed scheme, and their performance comparison in detail. A CMOS VGA cell is designed using the proposed degeneration resistor. The 3dB bandwidths are greater than 650㎒ and the gain errors are less than 0.3dB in a gain control range from -12dB to +12dB in 6dB steps. It consumes 3.1㎃ from a 2.5V supply voltage.

키워드

참고문헌

  1. IEEE Journal of Solid-State Circuits v.27 A 50-㎒ CMOS variable gain amplifier for magnetic data storage systems R. Gomez;A. A. Abidi
  2. IEEE Transactions on Circuits and Systems Ⅱ v.42 A low-power CMOS VGA for 50Mb/s disk drive read channels R. Harjani
  3. IEEE Journal of Solid-State Circuits v.29 A Low-Voltage Low-Power Fully-Integratbale Automatic Gain Control for Hearing Instruments W. A. Serdijn;A. C. van der woerd;W. J. Davidse;A. H. M. van Roermund
  4. IEEE Journal of Solid-State Circuits v.28 A Monolithic 480 Mb/s Parallel AGC/Decision/Clock-Recovery Circuit in 1.2 ㎛ CMOS T. H. Hu;P. R. Gray
  5. Symposium on VLSI Circuits A CMOS variable gain amplifier for a wideband wireless receiver S. Tadjpour;F. Behbahani;A. A. Abidi
  6. ISSCC A 2mA/3V 71MHz IF Amplifier in 0.4㎛ CMOS Programmable Over 80dB Range F. Piazza;P. Orsatti;Q. Huang;H. Miyakawa
  7. International Symposium on Low Power Electronics and Design A 60dB, 246MHz CMOS variable gain amplifier for subsampling GSM receivers M. A. I. Mostafa;S. H. K. Embabi;M. A. I. Elmala
  8. ISCAS '99 v.2 A 110 MHz 70 dB CMOS variable gain amplifier M. Mostafa;H. Elwan;A. Bellaour;B. Kramer;S. H. K. Embabi
  9. IEEE Journal of Solid-State Circuits v.31 CMOS low-distortion high-frequency variable-gain amplifier J. J. F. Rijns
  10. 2002 SOC Design Conference A CMOS VGA Cell with 36dB Gain Range D. K. Kwon(et al.)
  11. IEEE Transactions on Circuits and Systems Ⅱ v.47 Digitally programmable decibel-linear CMOS VGA for low-power mixed-signal applications H. O. Elwan;M. Ismail
  12. Electronics Letters v.36 High frequency/high dynamic range CMOS VGA W. C. Song;C. J. Oh;G. H. Cho;H. B. Jung
  13. ISCAS '98 v.1 A 3.3-V CMOS wideband exponential control variable-gain-amplifier P. C. Huang;L. Y. Chiou;C. K. Wang
  14. ISCAS 2000 v.4 A 1.5V CMOS VGA based on pseudo-differential structures M. M. Green;S. Joshi
  15. Symposium on VLSI Circuits A temperature stable CMOS variable gain amplifier with 80-dB linearly controlled gain range T. Yamaji;N. Kanou;T. Itakura
  16. Electronics Letters v.37 CMOS current-mode exponential-control variable-gain amplifier C.-C. Chang;M.-L. Lin;S.-I. Liu
  17. Proceedings of the 43rd IEEE Midwest Symposium on Circuits and Systems v.1 A 70-㎒ 70-dB-gain VGA with automatic continuous-time offset cancellation G. Chunbing;H. C. Luong
  18. IEEE Journal of Solid-State Circuits v.28 A BiCMOS Low-Distortion 8-㎒ Low-Pass Filter S. D. Willingham;K. W. Martin;A. Ganesan
  19. IEEE J. of Solid-State Circuits v.30 no.3 A 10b 20Msamples/s, 35mW pipeline A/D converter T. Cho;P. R. Gray