Journal of the Institute of Electronics Engineers of Korea TE (대한전자공학회논문지TE)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

A Design of High Speed Floating Point Unit

고속 Floating Point Unit 설계

  • Oh, Haeng-Soo (Department of Electronic and Information Engineering)
  • Published : 2002.06.01
Download PDF
⟨ Previous Next ⟩

Abstract

Floating point unit system follows IEEE 754 Standard. In this paper, we used 1's complement system instead of 2's complement to practice the arithmetic. By converting we enable this system to compute simply and fast. To improve the speed of newly design adder, we used a transformation Carry selector adder of 53 bits. In paper, a design of floating point unit high efficiency micro processor system about for high speed. 

부동소수점 시스템은 IEEE754 표준을 따른다. 부동소수점 방식의 가산기를 2의 보수를 사용하지 않고 1의 보수를 사용함으로서 간단히 나타낼 수 있다. 즉 이 시스템은 단지 반전을 함으로서 간단하고 빠른 연산을 수행할 수 있도록 하였다. 새롭게 설계된 가산기의 연산속도 향상을 위해 53bit의 캐리 선택 가산기를 사용하였다. 본 논문에서는 연산속도 향상을 위한 고성능의 효율적인 마이크로프로세서 시스템을 위한 부동소수점 가산 장치를 설계하였다.

Keywords

References

  1. Kim, Tae-Min, 'Design of a low power floating point adder' 한국과학기술원 2000
  2. Y. Shimazu, T.kengaku, T.Fujiyama, E.Teraoka, T.Ohno, T.Tokuda, O.Tomisawa, and S. Tsujimichi, 'A 50 MHz 24-b Floating-point DSP', ISSCC Dig. Tech. Papers, Feb 1989
  3. 이용석, '60MHz Clock 주파수의 IEEE 표준 Floating Point ALU', 전자공학회논문집, 제 28 권, 1991
  4. 'IEEE Standard for Binary Floating-Point Arithmetic', Standard Committee of the IEEE Computer Society, 1985