Abstract
In this paper, a multistage parallel interference canceller (MPIC) and a partial multistage parallel interference canceller (PMPIC) are employed as a technique for improving the performance of the asynchronous DS-CDMA systems. The degree of the effect of the timing errors and phase errors on the interference cancellation capability of two types of cancellers is theoretically analyzed and the computer simulation is performed to confirm the analytical results. From the results, the large performance improvement is obtained by employing MPIC and PMPIC with perfect synchronization over the conventional matched filter, and the performance improvement obtained by MPIC and PMPIC is very close to each other as the number of the stage of MPIC and PMPIC increases. When the timing errors and phase errors are considered (in the case of imperfect synchronization), the performance improvement reduces as the performance degradation at the first stage (no cancellation) has a bad effect on the decision statistics at each stage. However MPIC and PMPIC have the strong interference cancellation capability in spite of imperfect synchronization as the number of the stage increases. An interference canceller, which has the strong interference cancellation capability as well as lower complexity for the implementation, is needed for practical systems with timing errors and phase errors because the perfect synchronization is impossible. Therefore, the excellent tradeoff between complexity and performance offered by PMPIC makes it an attractive approach for practical systems.
본 논문에서는 비동기 DS-CDMA 시스템의 성능 개선 기법으로서 다단 간섭제거기 (Multistage PIC)와 부분 다단 간섭제거기(Partial Multistage PIC)를 채용할 때 칩 동기 에러와 위상 에러가 위상 에러가 다중 접속간섭(MAI : Multiple Access Interference) 제거능력에 미치는 영향의 정도를 이론적으로 분석하고 이를 검증하기 위한 컴퓨터 시뮬레이션을 수행하였다. 성능 분석 결과로부터 동기가 완전한 경우에는 다단 간섭제거기와 부분 다단 간섭제거기 모두 큰 폭의 성능 개선을 이룰 수 있었는데 단(stage) 수를 증가시킬수록 다단 간섭제거기와 부분 다단간섭제거기의 성능 개선은 비슷하였다. 또한, 칩 동기 에러와 위상 에러기를 고려 할 경우, 1단(no cancellation)에서의 성능 열화가 각 단의 상관기 출력(decision statistic)에 영향을 줌으로써 다단 간섭제거기와 부분 다단 간섭제거기의 성능 개선을 감소시켰다. 그렇지만, 불완전 동기에도 불구하고 단(stage) 수를 증가시키면 두 간섭제거기 모두 강한 간섭제기능력을 보였다. 실제 시스템에서는 완벽한 칩 동기와 위상 동기 획득이 불가능하기 때문에 칩 동기 에러와 위상 에러에 대해서도 큰 폭의 성능 개선을 이룰 수 있고 구현상의 복잡도도 줄일 수 있는 간섭제거기가 필요하게 된다. 따라서 기존의 다단 간섭제거기와 거의 동일한 성능 개선을 달성하면서 구조가 간단하고 계산량이 적은 부분 다단 간섭제거기의 활용도가 높아질 것이 예상된다.
