전자공학회논문지SC (Journal of the Institute of Electronics Engineers of Korea SC)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

파이프라인드식 비교기 배열을 이용한 아날로그 디지털 변환기

Analog-to-Digital Converter using Pipelined Comparator Array

  • 손주호 (전북대학교 전기공학과) ;
  • 조성익 (현대전자 메모리연구소) ;
  • 김동용 (전북대학교 전자정보공학과)
  • 발행 : 2000.03.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 파이프라인드 구조의 빠른 변환 속도와 축차비교 구조의 저전력 구조를 이용하여 고속, 저전력 아날로그 디지털 변환기를 제안하였다. 제안된 구조의 변환 방법은 축차비교 구조의 변환에서 비교기를 파이프라인드 구조로 연결하여 홀드된 주기에 비교기의 기준 전위를 전 비교기의 출력 값에 의해 변환하도록 하여 고속 동작이 가능하도록 하였다. 제안된 구조에 의해 8비트 아날로그 디지털 변환기를 0.8㎛ CMOS공정으로 HSPICE를 이용하여 시뮬레이션한 결과, INL/DNL(Integral Non-Linearity/Differential Non-Linearity)은 각각 ±0.5/±1이었으며, 100㎑ 사인 입력 신호를 10MS/s로 샘플링 하여 DFT(Discrete Fourier Transform)측정 결과 SNR(Signal to Noise Ratio)은 41㏈를 얻을 수 있었다. 10MS/s의 변환 속도에서 전력 소모는 4.14㎽로 측정되었다.

In this paper, The high-speed, low-Power analog-to-digital conversion structure is proposed using the pipelined comparator away for high-speed conversion rate and the successive- approximation structure for low-power consumption. This structure is the successive-approximation structure using pipelined comparator array to change the reference voltage during the holding time. An 8-bit 10MS/s analog-to-digital converter is designed using 0.8${\mu}{\textrm}{m}$ CMOS technology. The INL/DNL errors are $\pm$0.5/$\pm$1, respectively. The SNR is 41㏈ at a sampling rate of 10MHz with 100KHz sine input signal. The Power consumption is 4.14㎽ at 10MS/s.

키워드

참고문헌

  1. Raf Roovers and Michiel S. J. Steyaert, 'A 175MS/s, 6b, 160mW 3.3V CMOS AID Converter,' IEEE J. Solid-State Circuits, vol. 31, no. 7, pp. 938-944, Jul. 1996
  2. Gil-Cho Ahn, Hee-Cheol, Shin-II Lim, Seung-Hoon Lee and Chul-Dong Lee, 'A 12-b, 10-MHz, 250-mW CMOS AID Converter,' IEEE J. Solid-State Circuits, vol. 31, NO. 12, pp 2030-2035, Dec. 1996
  3. KH.HADIDI, VINCENT S. TSO and GABOR C. TEMES, 'An 8-b 1.3-MHz Successive- Approximation AID Converter,' IEEE J. Solid-State Circuits, vol. 25, no. 3, pp. 880-885, Jun. 1990 https://doi.org/10.1109/4.102691
  4. SHIRO HOSOT ANI, T AKAHIRO MIla, A TSUSHI MAEDA and NOBUHARU YAZAWA, 'An 8-bit 20-MS/s CMOS AID Converter with 50-m W Power Consumption,' IEEE J. Solid-State Circuits, vol. 25, no. 1, pp. 167-172, Feb. 1990
  5. Chung- Yu, Chih-Cheng Chen and Jyh- Jer Cho, 'A CMOS Transistor-Only 8-b 4.5Ms/s Pipelined Analog-to-Digital Converter Using Fully-Differential Current-Mode Circuit Techniques,' IEEE J. Solid-State Circuits, vol. 30, no. 5, pp. 522-532, May 1995 https://doi.org/10.1109/4.384165
  6. 하장용, 박종태, 유종근, '스위치드-캐패시터 기술을 이용한 알고리즘 아날로그-디지털 변환기 설계', 대한전자공학회논문집, 제34권 C편, 제 8호, 29-38쪽, 1997년 8월
  7. Nasirul CHOWDHURY, Hassan ELWAN and Mohammed ISMAIL, 'A Low Power Transistor-Only CMOS Current-Mode ND Converter Architecture,' in Proc. of IEEE 2nd Analog VLSI Workshop, pp. 137-144, Santa Clara, USA, Jun. 1998
  8. 최희철, 장동영, 이승훈, 이승훈, '고정밀 CMOS Sample-and-Hold 증폭기 설계 기법 및 성능비교,' 대한전공학회논문지, 제33권 A편, 제 6호, 239-247쪽, 1996년 6월
  9. Tsuguo Kobayashi, Kazutaka Nogami, Tsukasa Shirotori and Yukihiro Fujimoto, 'A Current-Controlled Latch Sense Amplifier and a Static Power-Saving Input Buffer for Low-Power Architecture,' IEEE J. Solid-State Circuits, vol. 28, no. 4, pp. 523-527, Apr. 1993 https://doi.org/10.1109/4.210039