한국통신학회논문지 (The Journal of Korean Institute of Communications and Information Sciences)

한국통신학회 (The Korean Institute of Commucations and Information Sciences)
권호 표지

IEEE 1149.1을 이용한 내장된 자체 테스트 기법의 구현

Implementation of Built-In Self Test Using IEEE 1149.1

  • 박재흥 (숭실대학교 컴퓨터학과) ;
  • 장훈 (숭실대학교 컴퓨터학과) ;
  • 송오영 (중앙대학교 전자전기공학부)
  • 발행 : 2000.12.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 내장된 자체 테스트(BIST: Built-In Self Test) 기법의 구현에 관해 기술한다. 내장된 자체 테스트 기법이 적용된 칩은 영상 처리 및 3차원 그래픽스용 부동 소수점 DSP 코어인 FLOVA이다. 내장된 로직 자체 테스트 기법은 FLOVA의 부동 소수점 연산 데이터 패스에 적용하였으며, 내장된 메모리 자체 테스트 기법은 FLOVA에 내장된 데이터 메모리와 프로그램 메모리에 적용하였다. 그리고, 기판 수준의 테스팅을 지원하기 위한 표준안인 경계 주사 기법(IEEE 1149.1)을 구현하였다. 특히, 내장된 자체 테스트 로직을 제어할 수 있도록 경계주사 기법을 확장하여 적용하였다.

키워드

참고문헌

  1. Proc. IEEE International Test Conference DFT Strategy For Intel Microprocessors Wayne Needham;Nags Gollakota
  2. Proc. IEEE International Test Conference Testability Features Of The Super$SPARC^ {TM}$ Microprocessor Rajiv Patel;Krishna Yarlagadda
  3. Proc. IEEE International Test Conference Structured Design for Debug the Super$SPARC^ {TM}$II Methodology and Implementation Hong Hao;Rick Avra
  4. IEEE Std 1149-1-1990(including IEEE Std,1149.1a-1993) IEEE Standard Test Access Port and Boundary-Scan Architecture
  5. IEEE Standard Test Access Port and Boundary Scan Architecture Test Technology Standards Committee
  6. Boundary-Scan Test H.Bleeker;P.ven den Eijnden;F.de Jong
  7. Logic Testing and Design for Teatability H.Fujiwara
  8. Int. Proc. Symp On Mathemaical Theory of Automata Derivation of Optimum tests to detect faults in combinational circuits E.Poage
  9. Testing Semiconductor Memories: Theory and Practice A.J.Goor
  10. Proc. IEEE Internaional Test Conference A Realistic Self-Test Machine for Static Random Access Memories R.Dekker;F.Beenker;L.Thijseen
  11. Testing and Testable Design of High-Density Random-Access Memories Pinamik Mazumder;Kanad Chakraborty