IS-95 기반 CDMA Searcher의 저전력 ASIC 설계

Low Power ASIC Design for IS-95 based CDMA Searcher

  • 김산 (성균관대학교 전기전자 및 컴퓨터공학부 설계자동화연구실) ;
  • 황인기 (성균관대학교 전기전자 및 컴퓨터공학부 설계자동화연구실) ;
  • 조준동 (성균관대학교 설계자동화연구실)
  • 발행 : 2000.12.01

초록

본 논문은 IS-95를 기반으로 하는 CDMA(Code Division Multiple Access) 탐색자의 저전력 설계방법에 대하여 기술하였다. 탐색자는 역확산, 동기 누적단, 에너지 계산단, 2개의 비교단과 비동기 누적단으로 구성되어 있다. 제안된 방법은 Rescheduling과 Strength Reduction을 이용한 방법, Precomputation을 이용한 방법, 그리고, Synchronous 누적기를 이용한 세 가지 방법이다. VHDL을 이용하여 설계되었고, SYNOPSYSTEM에서 시뮬레이션을 수행하여 그 기능을 검증하였고, 합성하였다. 또한 SYNOPSYSTEM의 Design Power를 사용하여 소모 전력을 측정하였다. 측정결과 기존의 설계방법과 비교해서 최대 67%의 전력 감쇠와 41%의 면적 감소 효과를 얻었다.

키워드

참고문헌

  1. IEEE Int'l Workshop on Hardware/Software Codesign Hardware Generation and Partitioning Effects in the COSYMA system J.Henkel;T.Benner;R.Ernst
  2. Proceedings of ICCE'97 Design and Implementation of A Wideband CDMA Modern Wonho Lee;Wangrok Oh;Teajin Chung;Kyungwhoon Cheun;Byeingchul Ahn
  3. IEEE Transaction on VLSI Systems v.2 no.4 Precomputation-Based Sequential Logic Optimization for Low Power Mazhar Alidina;Jose Monterio;Stinivas Devadas;Abhijit Ghosh
  4. 전자공학회논문지 v.34 no.C편 A Kernel-based Precomputation Scheme Low-Power Design of Combinational Circuits Ick Sung Choi;Seung Hyun Ryu;Sun Young Hwang
  5. Korea Mobil Telecom, internal report Wideband CDMA multimedia testbed wireless access physical layer spec.(ver. 1.0)
  6. Proceedings of ICCE'98 VLSI Architecture of CDMA Rake Receiver with Low Hardware Complexity for PCS Seongjoo Lee;Sangyun Hwang;Jaeseok Kim
  7. Proceedings of ICCAD Pre-computation-Based Logic Optimization for Low Power M.Alidina;J.Monteiro;S.Devadas;A.Ghosh