Cold FET modeling and examination of validness of parasitic resistances

수동 FET 모델링과 기생저항값의 유효성 검증

Direct extraction of FET's small signal model parameters needs predetermined parasitic elements usually obtained under forward cold FET conditionl This paper derives analytic intrinsic model for cold FET's and shows that normal cold FET condition can replace forward cold FET condition for extracting parasitic elements. Then, we track the error of hot FET's small signal model bounded by the cold FET condition and examine the validness of cold parasitic resistances by checking the existence of the error minimum.

FET 소신호 모델의 직접추출법은 기생소자값을 구하기 위해 주로 순방향 소동(cold) FET 조건을 이용하고 있다. 본 논문은 수동 FET 조건에서 해석적 채널모델을 유도하고, 정상수동 소자 조건에서도 순방향 수동 FET 조건과 동일 한 정보를 얻을 수 이Tdmadmff 보인다. 이와 함께 수동 FET 조건에 의해 제한되는 능동 FET 소신호 모델의 오차를 추적하여 수동 FET 방법을 이용한 직접 추출 모델의 오차 한계를 살피고, 오차 최소점의 유무를 통해 수동 FET 기생저항값의 유효성을 검토한다.