Journal of the Korean Institute of Telematics and Electronics D (전자공학회논문지D)
- Volume 36D Issue 1
- /
- Pages.63-73
- /
- 1999
- /
- 1226-5845(pISSN)
New Pipeline Architecture for Low Power FIR Filter
저전력 FIR 필터를 위한 새로운 파이프라인 아키텍쳐
- Paik, Woo-Hyun (Dept. of Electronics Eng., Korea Univ.) ;
- Ki, Hoon-Jae (Dept. of Electronics Eng., Korea Univ.) ;
- Yoo, Jang-Sik (Dept. of Electronics Eng., Korea Univ.) ;
- Lee, Sang-Won (Dept. of Electronics Eng., Korea Univ.) ;
-
Kim, Soo-Won
(Dept. of Electronics Eng., Korea Univ.)
- Published : 1999.01.01
Abstract
This paper presents new pipeline architecure for low power and high speed digital FIR filters. The proposed architecture based on retiming technique achieves enhancement on speed by sharing the input delay stage with multiplication of input data and on power combined with supply voltage scaling down technique. An 8-tap digital FIR filter for PRML disk-drive read channels adopting the proposed pipeline architecture has been designed and fabricated with 0.8
본 논문에서는 저전력/고속 디지털 FIR 필터를 위한 새로운 파이프라인 구조를 제안한다. 제안된 파이프 라인 구조는 입력 데이터와 계수간 곱셈의 일부를 입력 지연단에서 수행하도록 하는 리타이밍 기법을 사용하여 속도를 향상시켰으며 공급전압을 낮추는 방법을 병행하여 전력을 감소시켰다. 제안된 파이프라인 구조를 적용하여 PRML 디스크 드라이브용 8 탭 FIR 필터를 설계하고 0.8
Keywords