Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

A study on the synchronization parameter to design ADSL chip in DMT systems

DMT시스템에서 ADSL 칩 설계를 위한 동기화 파라미터에 관한 연구

  • 조병록 (순천대학교 전자공학과) ;
  • 박솔 (순천대학교 전자공학과) ;
  • 김영민 (전남대학교 전자공학과)
  • Published : 1999.09.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, to draw out the parameter of synchronization for ADSL(Asymmetric Digital Subscriber Line) chip design, we analyze the performance of STR(Symbol Timing Recovery) and frame synchronization with computer simulation. We analyze and design PLL(Phase Lock Loop) loop for ADSL. As a result, we obtained the optimum parameter of STR to design ADSL chip. Also, when performed frame synchronization with several algorithm, we analyzed the performance of FER(Frame Error Rate) and the effect of frame offset with computer simulation.

본 논문에서는 ADSL용 칩 설계를 위한 동기화 파라미터 값을 도출하기 위하여 컴퓨터 모의수행으로 STR과 프레임동기의 성능을 분석한다. ADSL에 적합한 PLL루프를 분석하고 설계를 하며, 이러한 결과를 통하여 ADSL칩 설계를 위한 STR의 최적 파라미터 값을 얻는다. 또한 여러 가지 알고리즘으로 프레임동기를 수행할 때, 컴퓨터 모의수행으로 FER(Frame Error Rate)의 성능을 분석했고, 프레임 offset의 효과를 분석했다.

Keywords