Journal of IKEEE (전기전자학회논문지)

Institute of Korean Electrical and Electronics Engineers (한국전기전자학회)
권호 표지

Out-of-Sequence Performance of Multi-Path ATM Switching Fabrics

다수경로를 갖는 ATM 교환 구조에서의 셀 순서 바뀜 성능

  • 정윤찬 (가톨릭대학교 컴퓨터통신학과)
  • Published : 1997.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

Multipath ATM switch architectures have the potential to accommodate easily the design of high-speed and large capacity ATM switches which can handle a very large amount of switching throughputs. However, the multipath architecture inevitably encounters out-of-sequence problems. We propose a multipath switch model to analyze the out-of-sequence phenomenon. And we analyze the out-of-sequence performance dependency on the architecture parameters : the number of multipath, the trunk utilization, the switch size, and the number virtual channels/trunk. Indexing terms : ATM switch, Multipath archltecture, Out-of-sequence performance, Cell sequence integrity, Analytical model.

대용량 스위칭 스루풋 요구를 만족시키면서 초고속 라인 속도를 처리해야하는 대용량. 초고속 ATM 스위칭 구조설계에는 다수경로 특성을 갖는 구조를 이용한다. 그러나 다수경로 특성을 갖는 스위칭 구조에서는 순서바뀜현상이 피할 수 없이 발생한다. 이 논문에서는 다수경로 스위칭 구조의 특성을 분석하여 순서 바뀜 가능성을 정량적으로 분석해볼 수 있는 분석모델을 제안한다. 그리고 이 모델을 이용하여 다수경로 스위치의 구조 파라메타들과 셀 순서바뀜현상과의 관계를 분석한다. 이 파라메타로는 다수경로의 수 (L), 입력 셀스트림의 특성, 스위치 크기(N), 및 트렁크를 구성하는 가상회선 수($V_{ch}$)등이며, 다수경로가 순서바뀜현상을 일으킬 때에 미치는 영향을 분석한다.

Keywords

References

  1. ISS'92 VLSI applications in switching systems current applications and trends in technology xvolution Kalvonjian, H.A.;Melliar-Smith, C.M.
  2. ISS'92 CMOS circuit technologies for digital communication systems Mizukami, M.;Satoh, Y.;Nakano, Y.
  3. IEEE JSAC v.9 Design and technology aspects of VLSI's for ATM switches Banniza, T.R.;Eilenberger, G.J.;Pauwels, B.;Therasse, Y.
  4. NIT R&D v.42 no.3 ATM switching system technologies Miyaho, N.;Doi, Y.
  5. IEEE JSAC v.9 32 X 32 Shared buffer type ATM switch VLSI's for B-ISDN's Kozaki, T.;Endo, N.;Sakurai, Y.;Matsubara, O.
  6. IEEE Commun. magazine v.31 no.4 A multipath self-routing switch Henrion, H.A.;Eilenberger, G.J.;Petit, G.H.;Parmentier, P.H.
  7. IEE Proceedings Part I v.141 no.1 Analysis of the out-of-sequence problem and the preventive schemes in a parallel switch architecture for high-speed ATM networks Jung, Y.C.;Un, C.K.;Ryu, S.M.;Lee, S.C.
  8. 한국통신학회논문지 v.20 no.12 부분적 공유버퍼방식에 입각한 공통메모리형 ATM 스위칭 구조의 성능분석 정윤찬;은종관
  9. ICC'92 Parallel 'ATOM' switch architecture for high-speed ATM networks Aramaki, T.;Suzuki, H.;Hanano, S.;Takeuchi, T.
  10. IEEE Trans. Commun. v.43 no.11 Banyan multipath self-routing ATM switches with shared buffer type switch elements Jung, Y.C.;Un, C.K.