Selective Deposition of in-situ doped polysilicon using RTP-CVD for Shallow Junction Formation

얕은 접합형성을 위하여 in-situ 도핑된 폴리실리콘 박막의 RTP-CVD 선택적 증착에 관한 연구

  • Chun, H.G. (Department of Materials Science and Engineering, University of Ulsan) ;
  • Hsieh, T.Y. (Microelectronics Research Center, University of Texas at Austin) ;
  • Kwong, D.L. (Microelectronics Research Center, University of Texas at Austin)
  • 천희곤 (울산대학교 공과대학 재료공학과) ;
  • ;
  • Published : 1995.02.01

Abstract

As으로 in-situ 도핑된 폴리실리콘 막을 원하는 부위에만 선택적으로 증착시킬 수 있는 RTP-CVD 증착기술이 성공적으로 수행되었다. 막의 증착속도는 도핑량이 증차함에 따라 점차 감소하였으나 As의 양이 5ppm보다 커지자 급격히 감소하였다. 또한 증착속도는 As의 유량이 일정할 때, SiH2CI2 유량에 따라 직선적으로 변화하였다. As 도펀트의 농도는 막내부에 비해 폴리실리콘/실리콘기판의 계면과 표면에서 상대적으로 높게 나타났으며, 특히 증착온도가 낮을 때 As 도펀트의 농도는 더 높아짐을 알 수 있었다. 실리콘 표면에서 약 40-50nm 위치에서 도펀트의 농도천이가 급격히 일어났으며, 그 결과 RTP-CVD공정을 이용할 때 극히 얕고 일정한 깊이분포를 갖는 n+-p junctions were achieved and laterally uniform delineated junctions were also observed using RTP-CVD.

Keywords