The Magazine of the IEIE (전자공학회지)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

열처리 조건이 실리콘 기판위의 $Ta_2O_5$ 박막에 미치는 영향

  • 박성욱 (현대전자산업(주) 반도체연구소) ;
  • 백용구 (현대전자산업(주) 반도체연구소)
  • Published : 1992.05.01
Download PDF
⟨ Previous Next ⟩

Abstract

Ta₂O/Si 계면에서 SiO₂층이 dry O₂ 및 N₂분위기에서 열처리에 의해 형성되며 열처리 온도가 증가할수록 이층의 두께가 증가한다. Dry O₂ 및 N₂에서 열처리 할 때 얇은 Ta₂O 박막(40nm 이하)의 누설전류는 열처리 온도가 증가함에 따라 감소한다. 유전상수 vs 열처리 온도 관계에서 750℃또는 800℃에서 Ta₂O 박막의 결정화에 따른 최대값을 보여주며, 이러한 결정화에 의한 유전상수 증가 효과는 두꺼운 Ta₂O 박막에서 현저히 나타난다. 그러나 고온에서 열처리하면 계면에서 SiO₂층의 형성과 성장 때문에 유전상수는 감소한다. Al/Ta₂O/Si MIS capacitor의 stress에 따른 flat band voltage와 gate voltage instability는 열처리에 의해서 형성된 계면 SiO₂성장으로 설명할 수 있다. 열처리 조건의 함수로서 Ta₂O박막의 전기적 특성은 Ta₂O박막형성 방법에 관계없이 Ta₂O 박막 두께에 강하게 의존한다.

Keywords