Annual Conference of KIPS (한국정보처리학회:학술대회논문집)

  • 2024.05a
  • /
  • Pages.374-376
  • /
  • 2024
  • /
  • 2005-0011(pISSN)
  • /
  • 2671-7298(eISSN)
Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

FPGA-based Hardware Acceleration for Signature Generation of FALCON using High Level Synthesis

HLS 를 활용한 FPGA 기반의 FALCON 알고리즘 서명 생성 하드웨어 가속 연구

  • Yongseok Lee (Dept. of Electrical and Computer Engineering and Inter-University Semiconductor Research Center(ISRC), Seoul National University) ;
  • Yunji Lee (Dept. of Electrical and Computer Engineering and Inter-University Semiconductor Research Center(ISRC), Seoul National University) ;
  • Yunheung Paek (Dept. of Electrical and Computer Engineering and Inter-University Semiconductor Research Center(ISRC), Seoul National University)
  • 이용석 (서울대학교 전기정보공학부, 서울대학교 반도체 공동연구소) ;
  • 이윤지 (서울대학교 전기정보공학부, 서울대학교 반도체 공동연구소) ;
  • 백윤흥 (서울대학교 전기정보공학부, 서울대학교 반도체 공동연구소)
  • Published : 2024.05.23
Download PDF
⟨ Previous Next ⟩

Abstract

최근 차세대 암호로 불리는 양자내성암호(PQC, Post Quantum Cryptography)는 양자 컴퓨터와 현재 사용하는 일반 컴퓨터 모두에서 내성을 갖는 암호이다. 그 중 FALCON 전자 서명 알고리즘은 표준화로 선정되며 초안 문서를 작성하는 중으로 차세대 암호로 주목받고 있다. 하지만 FALCON 알고리즘은 실수 연산을 사용하는 등 임베디드 환경에서 효율적인 성능을 보이지 못하고 있다. 이에 따라 임베디드 하드웨어 가속 연구들이 있으며, 그 중 HLS(High Level Synthesis)를 통한 FPGA 가속 연구들이 있다. 본 논문에서는 FALCON 전자서명 알고리즘에서 HLS 로 구현하는데 어려움이 있었던 서명 생성 함수에 대해 분석하고, 이를 소프트웨어/하드웨어 통합설계를 통해 HLS로 구현하였다. 이는 기존 소프트웨어 대비 약 10배 빠른 연산 속도를 보여주고 있다.

Keywords

Acknowledgement

이 논문은 2023 년도 정부(과학기술정보통신부)의 재원으로 정보통신기획평가원의 지원을 받아 수행된 연구이며 (IITP-2023-RS-2023-00256081), 2024 년도 정부(과학기술정보통신부)의 재원으로 한국연구재단의 지원을 받아 수행된 연구이며 (RS-2023-00277326), 2024 년도 BK21 FOUR 정보기술 미래인재 교육연구단에 의하여 지원되었음. 본 연구는 IDEC 에서 EDA Tool 을 지원받아 수행하였음.

References

  1. Nguyen, Duc Tri, et al. "A High-Level Synthesis Approach to the Software/Hardware Codesign of NTT-Based Post-Quantum Cryptography Algorithms," 2019 International Conference on Field-Programmable Technology (ICFPT), IEEE, pp.1-4, 2019. DOI: 10.1109/ICFPT47387.2019.00070
  2. Beckwith, Luke, et al. "Hardware Accelerators for Digital Signature Algorithms Dilithium and FALCON," IEEE Design & Test, IEEE, pp.1-7, 2023. DOI: 10.1109/MDAT.2023.3305156
  3. Karabulut, Emre, et al. "A Hardware-Software Co-Design for the Discrete Gaussian Sampling of FALCON Digital Signature," Cryptology ePrint Archive, Paper 2023/908, pp.1-6, 2023. Available: https://eprint.iacr.org/2023/908
  4. Soni, Deepraj, et al. "Hardware Architectures for Post-Quantum Digital Signature Schemes," Springer, Cham, pp.1-170, 2021. Available: https://doi.org/10.1007/978-3-030-57682-0