Structure Guide Lines of Silicon-based Pocket Tunnel Field Effect Transistor

실리콘 기반 포켓 구조 터널링 전계효과 트랜지스터의 최적 구조 조건

  • Ahn, Tae-Jun (Department of Electrical, Electronic and Control Engineering, Hankyong National University) ;
  • Yu, Yun Seop (Department of Electrical, Electronic and Control Engineering, Hankyong National University)
  • 안태준 (한경대학교 전기전자제어공학과) ;
  • 유윤섭 (한경대학교 전기전자제어공학과)
  • Published : 2016.05.25

Abstract

This paper introduces about the structure guide lines of pocket tunneling Field effect transistor. As the pocket length or thickness increase, on-current $I_{on}$ increases. As the pocket thickness is less than 3nm, subthreshold swing (SS) increase. As the dielectric constants of the gate insulator increases, the performance of on-current and subthreshold swing enhances.

이 논문은 포켓 구조 터널링 전계효과 트랜지스터의 구조에 대한 여러 가지 조건을 소개한다. 포켓의 길이는 길어질수록 $I_{on}$이 더 증가하고, 포켓의 두께는 감소할수록 $I_{on}$이 증가하고, 3nm 보다 얇아질 때 SS는 증가한다. 게이트 절연체는 고유전율 물질을 사용하는 것이 적절하다.

Keywords