Proceedings of the Korean Institute of Information and Commucation Sciences Conference (한국정보통신학회:학술대회논문집)
- 2011.10a
- /
- Pages.431-435
- /
- 2011
Architecture Design of High Performance H.264 CAVLC Encoder Using Optimized Searching Technique
최적화된 탐색기법을 이용한 고성능 H.264/AVC CAVLC 부호화기 구조 설계 기법
- Lee, Yang-Bok (Graduate School of Information and Communication, Hanbat National University) ;
- Jung, Hong-Kyun (Graduate School of Information and Communication, Hanbat National University) ;
- Kim, Chang-Ho (Graduate School of Information and Communication, Hanbat National University) ;
- Myung, Je-Jin (Graduate School of Information and Communication, Hanbat National University) ;
- Ryoo, Kwang-Ki (Graduate School of Information and Communication, Hanbat National University)
- 이양복 (한밭대학교 정보통신전문대학원) ;
- 정홍균 (한밭대학교 정보통신전문대학원) ;
- 김창호 (한밭대학교 정보통신전문대학원) ;
- 명제진 (한밭대학교 정보통신전문대학원) ;
- 류광기 (한밭대학교 정보통신전문대학원)
- Published : 2011.10.26
Abstract
This paper presents optimized searching technique to improve the performance of H.264/AVC. The proposed CAVLC encoder uses forward and backward searching algorithm to compute the parameters. By zero-block skipping technique and pipelined scheduling, the proposed CAVLC encoder can obtain better performance. The experimental result shows that the proposed architecture needs only 66.6 cycles on average for each
본 논문에서는 H.264/AVC CAVLC 부호기의 성능 향상을 위해 변환계수의 재정렬 과정이 필요 없는 탐색기법을 제안한다. 기존의 CAVLC 부호기는 변환계수의 재정렬 과정이 포함되어 변환계수를 저장해야 할 버퍼와 버퍼제어를 위한 추가적인 사이클이 필요하므로 하드웨어 면적이 증가하고 불필요한 사이클이 수행된다. 제안한 탐색기법은 CAVLC의 파라미터 중에 Level을 역방향 탐색기법으로 계산하고 그 외 파라미터들은 순방향 탐색기법으로 계산하여 변환계수의 재정렬 과정을 수행하지 않는다. 또한, 제안한 CAVLC 부호기에 조기 종료 모드를 적용하고 3단 파이프라인 구조를 사용하여 CAVLC의 수행 사이클 수를 감소시켰다. 제안한 CAVLC의 하드웨어 구조를 매그나칩 공정