Annual Conference of KIPS (한국정보처리학회:학술대회논문집)

  • 2010.11a
  • /
  • Pages.1760-1762
  • /
  • 2010
  • /
  • 2005-0011(pISSN)
  • /
  • 2671-7298(eISSN)
Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

Implementation of Ternary Adder and Multiplier Using Current-Mode CMOS

전류모드 CMOS에 의한 3치 가산기 및 승산기의 구현

  • Jang, Sung-Won (School of Computer Information and Communication Eng. Sangji University) ;
  • Park, Byung-Ho (School of Computer Information and Communication Eng. Sangji University) ;
  • Park, Sang-Joo (School of Computer Information and Communication Eng. Sangji University) ;
  • Han, Young-Hwan (School of Computer Information and Communication Eng. Sangji University) ;
  • Seong, Hyeon-Kyeong (School of Computer Information and Communication Eng. Sangji University)
  • 장성원 (상지대학교 컴퓨터정보공학부) ;
  • 박병호 (상지대학교 컴퓨터정보공학부) ;
  • 박상주 (상지대학교 컴퓨터정보공학부) ;
  • 한영환 (상지대학교 컴퓨터정보공학부) ;
  • 성현경 (상지대학교 컴퓨터정보공학부)
  • Published : 2010.11.12
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서 3치가산기와 승산기(multiplier)는 전류모드 CMOS에 의해서 구현된다. 첫째, 3치 T-gate를 집적회로 설계의 유효 가용성을 갖고 있는 전류모드 CMOS를 이용하여 구현한다. 둘째, 3치 T-gates를 이용해 회로가 유한체 GF (3)에 대하여 2변수 3치 가산표 (2-variable ternary addition table) 및 구구표 (multiplication table)가 실현되도록 구현한다. 마지막으로, 이러한 동작 회로들은 1.5 CMOS 표준 기술과 $15{\mu}A$ 단위전류(unit current) 및 3.3V 소스 전압 (VDD voltage)에 의해 활성화 된다. 활성화 결과는 만족할 만한 전류 특성을 나타냈다. 전류 모드 CMOS에 의하여 실행되는 3치가산기 및 승산기는 단순하며 와이어 라우팅(wire routing)에 대하여 정규적이고, 또한 셀 배열 (cell array)과 함께 모듈성 (modularity)의 특성을 갖고 있다.

Keywords