Proceedings of the Korean Institute of Information and Commucation Sciences Conference (한국정보통신학회:학술대회논문집)
- 2009.05a
- /
- Pages.112-115
- /
- 2009
An Efficient Inter-Prediction Hardware Design for the H.264/AVC Decoder
H.264/AVC 디코더를 위한 효율적인 인터 예측 하드웨어 구조 설계
- Jin, Xianzhe (Graduate School of Information and Communication, Hanbat National University) ;
-
Ryoo, Kwangki
(Graduate School of Information and Communication, Hanbat National University)
- Published : 2009.05.29
Abstract
Inter-Prediction is always the main bottleneck in H.264/AVC Baseline Profile. This paper describes an efficient Inter-Prediction hardware architecture design. H.264/AVC decoder supports various block types such as
본 논문에서는 H.264/AVC 베이스라인 프로파일 가운데서 병목현상을 일으키는 주요한 부분인 인터 예측의 효율적인 하드웨어 구조에 관한 설계에 대해 기술한다. H.264/AVC 디코더는
Keywords