Annual Conference of KIPS (한국정보처리학회:학술대회논문집)
- 2008.11a
- /
- Pages.806-809
- /
- 2008
- /
- 2005-0011(pISSN)
- /
- 2671-7298(eISSN)
DOI QR Code
Low-Power 2-level Cache Architectures for Embedded System
내장형 시스템을 위한 저전력 2-레벨 캐쉬 메모리의 설계
- Jong-Min Lee (Embedded Computing Lab, Information and Communication University) ;
- Soon-Tae Kim (Embedded Computing Lab, Information and Communication University) ;
- Kyung-Ah Kim (Service Development Laboratory, KT) ;
- Su-Ho Park (Network Management & Support Center, KT) ;
- Yong-Ho Kim (Network Management & Support Center, KT)
- 이종민 (한국정보통신대학교 임베디드시스템 연구실) ;
- 김순태 (한국정보통신대학교 임베디드시스템 연구실) ;
- 김경아 (KT 미래기술연구소) ;
- 박수호 (KT 인프라연구소) ;
- 김용호 (KT 인프라연구소)
- Published : 2008.11.14
Abstract
온칩(on-chip) 캐쉬는 외부 메모리로의 접근을 감소시키는 중요한 역할을 한다. 본 연구에서는 내장형 시스템에 맞추어 설계된 2-레벨 캐쉬 메모리 구조를 제안하고자 한다. 레벨1(L1) 캐쉬의 구성으로 작은 크기, 직접사상(direct-mapped) 그리고 바로쓰기(write-through)를 채용한다. 대조적으로 레벨2(L2) 캐쉬는 일반적인 캐쉬 크기와 집합연관(Set-associativity) 그리고 나중쓰기(write-back) 정책을 채용한다. 결과적으로 L1캐쉬는 한 사이클 이내에 접근될 수 있고 L2캐쉬는 전체 캐쉬의 미스율(global miss rate)을 낮추는데 효과적이다. 두 캐쉬 계층간 바로쓰기(write-thorough) 정책에서 오는 빈번한 L2 캐쉬 접근으로 인한 에너지 소비를 줄이기 위해 본 연구에서는 One-way 접근 기법을 제안하였다. 본 연구에서 제안한 2-레벨 캐쉬 메모리 구조는 평균적으로 26%의 성능향상과 43%의 에너지 소비 그리고 77%의 에너지-지연 곱에서 이득을 보여주었다.
Keywords