대한전자공학회:학술대회논문집 (Proceedings of the IEEK Conference)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

Elevated Polysilicon source/drain 구조와 고유전율 절연막을 적용한 초미세 SOI MOSFET의 제작 및 특성 연구

The electrical characteristics of Polysilicon Source/Drain SOI MOSFETs with high-k gate dielectrics.

  • 임기주 (광주과학기술원 신소재공학과) ;
  • 조원주 (한국전자통신연구원 반도체원천기술연구소) ;
  • 안창근 (한국전자통신연구원 반도체원천기술연구소) ;
  • 양종헌 (한국전자통신연구원 반도체원천기술연구소) ;
  • 오지훈 (한국전자통신연구원 반도체원천기술연구소) ;
  • 맹성렬 (한국전자통신연구원 반도체원천기술연구소) ;
  • 이성재 (한국전자통신연구원 반도체원천기술연구소) ;
  • 황현상 (광주과학기술원 신소재공학과)
  • 발행 : 2003.07.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 MOSFET source/drain 고체 확산 원으로써 도핑된 폴리 실리콘을 사용하였으며 확산 후 남은 폴리 실리콘은 elevated source/drain 역할을 하여 저항을 줄여 준다. 또한 제안 된 구조는 게이트 절연막 공정 이전에 확산 공정이 이루어 지기 때문에 후속 열처리에 취약한 고유전율 게이트 절연막 공정과 금속 게이트 공정에 적합한 공정으로 적합함을 보였다.

키워드