한 정 규
삼성리서치 CL3
한국과학기술원 전기및전자공학부 졸업 / 공학박사
hanjk715@naver.com

새로운 정류기 구조를 가지는 고효율 DC/DC 컨버터에 관한 연구

1. 서론

현대사회 속에서 전자기기는 일반적인 가정에서 볼 수 있는 TV와 핸드폰에서부터, 데이터 센터나 인공위성에 이르기까지, 가까이 있는 곳에서부터 보이지 않는 곳에서까지 모든 곳에서 필수적으로 사용되고 있다. 이 때, 이러한 전자기기들은 정상적인 동작을 위해서는 특정한 전압을 공급받아한다. 그림 1에서 볼 수 있듯이, 컴퓨터를 동작시키기 위해서는 12V의 전압이 필요하고, 핸드폰 배터리를 충전시키기 위해서는 5V의 전압이 필요하다. 하지만 일반적인 가정으로 공급받는 전압은 110VAC 또는 220VAC의 형태이기 때문에, 이러한 교류전압을 전자기기가 필요로 하는 전압으로 변환해주기 위한 장치가 필요하다. 이러한 역할을 하는 장치가 본 연구에서 다루고 있는 전원장치(Power Supply)이며, 대부분의 전자기기에는 전원장치가 필수적으로 사용되게 된다.

하지만, 에너지를 변환하는 과정에서 필연적으로 에너지의 손실이 발생하게 되고, 이는 전자기기의 에너지 효율을 저하시키게 되는 문제점이 발생한다. 뿐만 아니라, 손실되는 에너지는 열에너지로 방출되기 때문에, 손실이 많이 발생할 경우 전자기기에서 발열이 발생하게 되고 전자기기의 성능을 저하시키는 원인이 되기도 한다. 따라서, 이러한 전원장치의 효율을 향상시키기 위한 연구가 필수적이다.

일반적인 전원장치는 그림 2와 같이 PFC(Power Factor Correction) stage와 DC/DC stage의 2-stage 구조로 이루어져 있다. 이때, PFC stage는 110VAC나 220VAC의 교류 전압을 인가받아 DC/DC stage로 DC 전압을 전달하며, 높은 역률(Power Factor)을 달성하여 계통에서 무효전력이 적게 발생하도록 역할을 한다. DC/DC stage의 경우, PFC stage에서 만들어진 DC 전압을 타겟 전자기기가 필요로 하는 전압으로 만들어주며,

그림 1 다양한 전자기기들의 필요 전압



그림 2 일반적인 전원장치의 구조

일반적으로 변압기를 사용하여 계통과 사용자 사이의 절연이 될 수 있도록 한다.

PFC stage의 경우, 일반적으로 부스트 컨버터가 사용되는 반면, DC/DC stage의 경우 출력 전압과 출력 파워에따라 다양한 회로가 사용된다. 뿐만 아니라, DC/DC stage의 경우 PFC stage에 비하여 상대적으로 낮은 효율을 갖기 때문에, DC/DC stage의 효율을 높이기 위한 연구가 필수적이다. 따라서, 본 연구에서는 낮은 용량에서 유용하게 사용되는 하프-브릿지(Half-bridge) 타입의 PWM(Pulse-Width-Modulation) DC/DC 컨버터와, 높은 용량에서 유용하게 사용되는 풀-브릿지(Full-bridge) 타입의 PWM DC/DC 컨버터에 대한 연구를 진행하였다. 특히, 결합 인덕터(Coupled Inductor)를 활용한, 새로운 정류기 구조를 이용하여 기존의 하프-브릿지/풀-브릿지 컨버터의 장점을 유지하면서, 기존의 단점을 개선한 새로운 회로들을 제안한다. 제안하는 회로들은 새로운 정류기 구조를 이용하여 다양한 장점을 가질 뿐 아니라, 모스펫과 같은 능동소자가 필요로 하지 않기 때문에 다양한 어플리케이션에 쉽게 적용 될 수 있다는 장점을 갖는다.

2. 제안하는 하프-브릿지 컨버터

제안하는 하프-브릿지 컨버터는 그림 3과 같다. 기존 비대칭 PWM 하프-브릿지 컨버터와 동일한 1차측 구조 및 스위치 제어 특성을 가진다. 반면, 정류기 구조에서 출력 인덕터가 결합 인덕터로 바뀌어 재배치 되고, 기존 풀-브릿지 정류기 구조에서 2개의 다이오드가 2개의 커패시터로 바뀌게 된다.

이러한 구조적 특징으로 인해, 제안하는 회로는 기존 회로에서 문제가 되었던 변압기의 DC-오프셋 전류를 제거할 수



그림 3 제안하는 하프-브릿지 컨버터

있다. 또한, 기존에는 DC-오프셋 전류로 인해 스위치 Q_1의 ZVS(Zero-Voltage-Switching) 조건이 열악했던 반면, 제안하는 회로는 Q_1에서 ZVS가 쉽게 달성된다. 뿐만 아니라, 기존에는 1차측 스위치의 비대칭적인 동작으로 인해 정류기 다이오드에 비대칭적인 전류가 흐르게 되는데, 이때 전압 스트레스가 높은 다이오드로 대부분의 전류가 도통되어 정류기에서 큰 손실이 발생하게 된다. 하지만 제안하는 회로의 경우, 정류기 구조로 인해 정류기 다이오드들에 균일한 전류가 도통하게 되고, 이로 인해 도통손실이 크게 저감된다.

이러한 특징은 그림 4를 통해 쉽게 알 수 있다. 그림 4(a)를 보면, 기존 회로는 1차측 스위치의 비대칭적인 동작으로 인해, 정류기 다이오드에 흐르는 평균 전류가 차이가 발생하게 되고, 이는 1차측으로 투영되게 된다. 이때, 1차측 커패시터에 흐르는 평균 전류는 0이므로, 변압기에 DC-오프셋 전류가 발생하게 된다. 반면, 제안하는 회로의 경우 정류기 커패시터 C_{s1}과 C_{s2}에 흐르는 평균 전류가 0이므로, 1차측에 투영되는 평균 전류가 0이 되어 변압기에 DC-오프셋 전류가 발생하지 않는다. 그림 5는 기존 회로와 제안하는 회로의 실험 파형을 나타낸다.



그림 4 정류기 구조에 따른 동작 차이점

그림 5(a)에서 볼 수 있듯이, 기존 비대칭 하프-브릿지 컨버터는 변압기에 큰 오프셋 전류가 발생하며, 이로 인해 스위치 Q_1의 ZVS를 위한 전류가 매우 작음을 확인할 수 있다. 반면, 제안하는 회로의 경우, 정류기 구조로 인해 변압기에 DC-오프셋 전류가 발생하지 않으며, 이로 인해 Q_1의 ZVS를 위한 전류가 충분히 발생함을 확인할 수 있다.

3. 제안하는 풀-브릿지 컨버터

제안하는 풀-브릿지 컨버터는 그림 6과 같다. 기존 위상천이 풀-브릿지 컨버터와 동일한 1차측 구조 및 스위치 제어 특성을 가진다. 반면, 정류기 구조에서 출력 인덕터가 결합 인덕터로 바뀌어 D_1과 D_3, D_2와 D_4 사이에 배치되어 구성된다.



그림 5 실험 파형



그림 6 제안하는 풀-브릿지 컨버터

이러한 구조적 특징으로 인해, 제안하는 회로는 기존 회로에서 문제가 되었던 환류전류(Freewheeling currnet)를 제거할 수 있으며, D_3와 D_4의 전압 링잉을 제거하여 전압 스트레스를 낮출 수 있다.

이러한 특징은 그림 7을 통해 쉽게 알 수 있다. 그림 7(a)를 보면, 기존 회로는 Q_2와 Q_4가 도통하여 출력 인덕터 L_O가 환류



그림 7 정류기 구조에 따른 동작 차이점

모드로 동작할 때, 이 전류가 변압기의 2차측으로 흐르게 되어 1차측에 환류 전류를 발생시킨다. 반면, 7(b)의 제안하는 회로는 출력 인덕터의 환류모드 동작 시, 전류가 변압기를 통해 흐르지 않고, 다이오드를 통해 흐르게 되어 1차측에 환류 전류를 발생시키지 않는다. 뿐만 아니라, 기존 정류기 구조와 달리 D3와 D4가 출력 커패시터에 직접적으로 연결되어있어 전압 링잉이 발생하지 않아, 전압 내압이 낮은 성능이 우수한 다이오드를 사용하여 도통 손실을 저감할 수 있다.

그림 8은 기존 위상천이 풀-브릿지 컨버터와 제안하는 풀-브릿지 컨버터의 실험 파형을 나타낸다. 파형에서 볼 수 있듯이,



그림 8 실험 파형



그림 9 제안하는 회로들의 측정 효율

제안하는 회로는 정류기의 구조적인 특징으로 인해, 1차측에 환류 전류를 크게 저감하였으며, D_3와 D_4의 전압 링잉을 제거하여, 기존 회로와 대비하여 매우 낮은 전압 스트레스를 갖는 것을 확인할 수 있다.

4. 측정 효율

그림 9는 제안하는 하프-브릿지/풀-브릿지 컨버터의 측정 효율을 나타낸다. 하프-브릿지 컨버터의 경우, 250-400V의 입력 전압, 100V/2A의 200W 출력 조건에서 실험이 진행되었으며, 풀-브릿지 컨버터의 경우, 320-400V의 입력 전압, 56V/12.8A의 715W 출력 조건에서 실험이 진행되었다.

먼저 그림 9(a)에서 볼 수 있듯이, 제안하는 하프-브릿지 컨버터의 기존의 비대칭 하프브릿지 컨버터에 비해 경부하 영역에서 높은 효율 상승을 달성할 수 있었다. 이는 기존 비대칭 하프-브릿지 컨버터의 경우, 변압기의 DC-오프셋 전류로 인해 스위치 Q1의 ZVS가 매우 어렵기 때문에, 낮은 부하 영역에서 낮은 효율을 가진다. 반면, 제안하는 회로의 경우, 기존 회로에 비해 더 낮은 추가 인덕터를 사용하였음에도 불구하고, ZVS 에너지가 크기 때문에 쉽게 ZVS를 달성하여 경부하에서 높은 효율을 가진다. 또한, 중부하 영역에서 기존 회로의 경우 전압 스트레스가 높아 VF가 높은 다이오드로 대부분의 전류가 흘러 큰 도통손실을 야기하는 반면, 제안하는 회로의 경우 정류기 다이오드들에 균일한 전류가 흘러 도통손실을 완화하여 효율을 상승시키게 된다.

그림 9(b)의 제안하는 풀-브릿지 컨버터의 경우, 기존 회로에 비하여 1차측에 환류전류가 줄어들기 때문에, 전 부하 영역에서 도통손실이 크게 저감된다. 뿐만 아니라, 제안하는 풀-브릿지 컨버터는 4개의 다이오드 중, 2개의 다이오드에서 전압 링잉이 발생하지 않아, 낮은 V_F를 갖는 다이오드를 사용할 수 있어 도통손실을 크게 저감할 수 있다. 또한, 2개의 다이오드에서 전압 링잉이 발생하지 않기 때문에, RCD 스너버 회로가 필요하지 않고 이로인해 RCD 스너버의 손실 또한 줄일 수 있다.

5. 결론

본 연구에서는 결합 인덕터를 사용한 새로운 정류기 구조를 이용하여, 새로운 PWM 하프-브릿지/풀-브릿지 컨버터를 제안하였다. 제안하는 하프-브릿지 컨버터는 기존 비대칭 하프-브릿지 컨버터의 문제점인 변압기의 DC-오프셋 전류를 제거하여 변압기의 크기 및 손실을 저감하면서 1차측 스위치의 ZVS가 잘 일어날 수 있도록 보완하였으며, 정류기에 도통하는 전류의 밸런스를 맞게하여 도통손실을 크게 저감할 수 있었다. 또한 제안하는 풀-브릿지 컨버터는 기존 위상천이 풀-브릿지 컨버터의 문제점인 1차측 환류 전류를 감소시켜 1차측에서 발생하는 도통손실을 저감하고, 4개의 정류기 다이오드 중, 2개의 다이오드에서 전압 스트레스를 크게 저감하여 도통 손실을 크게 저감 할 수 있었다. 제안하는 하프-브릿지/풀-브릿지 컨버터는 기존 회로가 갖고 있는 장점을 그대로 유지한 채, 새로운 정류기 구조를 통하여 기존 회로가 갖는 단점을 보완하였다. 또한, 제안하는 회로들은 기존 정류기 구조를 단순히 패시브 소자만으로 재구성함으로써, 액티브 소자가 필요하지 않아 새로운 어플리케이션에 쉽게 적용될 수 있다는 장점을 갖는다. 따라서 제안하는 하프-브릿지 컨버터는 낮은 용량을 갖는 전원장치에, 제안하는 풀-브릿지 컨버터는 높은 용량을 갖는 전원장치에 사용되기 적합하다.