• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.154.2-154.2
• /
• 2016

In this work, we introduce a solution-processed CdS interlayer for use in inverted bulk heterojunction (BHJ) solar cells, and compare this material to a series of standard organic and inorganic cathode interlayers. Different combinations of solution-processed CdS, ZnO and conjugated polyelectrolyte (CPE) layers were compared as cathode interlayers on ITO substrates to construct inverted solar cells based on $PTB7:PC_{71}BM$ and a $P3HT:PC_{61}BM$ as photoactive layers. Introduction of a CdS interlayer significantly improved the power conversion efficiency (PCE) of inverted $PTB7:PC_{71}BM$ devices from 2.0% to 4.9%, however, this efficiency was still fairly low compared to benchmark ZnO or CPE interlayers due to a low open circuit voltage ($V_{OC}$), stemming from the deep conduction band energy of CdS. The $V_{OC}$ was greatly improved by introducing an interfacial dipole (CPE) layer on top of the CdS layer, yielding outstanding diode characteristics and a PCE of 6.8%. The best performing interlayer, however, was a single CPE layer alone, which yielded a $V_{OC}$ of 0.727 V, a FF of 63.2%, and a PCE of 7.89%. Using $P3HT:PC_{61}BM$ as an active layer, similar trends were observed. Solar cells without the cathode interlayer yielded a PCE of 0.46% with a poor $V_{OC}$ of 0.197 V and FF of 34.3%. In contrast, the use of hybrid ZnO/CPE layer as the cathode interlayer considerably improved the $V_{OC}$ of 0.599 V and FF of 53.3%, resulting the PCE of 2.99%. Our results indicate that the CdS layer yields excellent diode characteristics, however, performs slightly worse than benchmark ZnO and CPE layers in solar cell devices due to parasitic absorption below 550 nm. These results suggest that the hybrid inorganic/organic interlayer materials are promising candidates as cathode interlayers for high efficiency inverted solar cells through the modification of interface contacts.

• 한국산학기술학회논문지
• /
• 제13권6호
• /
• pp.2484-2490
• /
• 2012

본 연구는 EV용 전기차동차의 차세대 에너지원인 리튬이온 배터리 팩을 관리하는 BMS의 성능 검증을 위한 시뮬레이터의 Cell simulation 보드와 이를 컨트롤 할 수 있는 임베디드 프로그램을 개발 하였다. 그리고 시뮬레이터의 속도를 향상시키고, 시스템 단가를 낮출 수 있는 Amplifier를 직렬로 연결하는 방식을 고안하여 OP amp와 트랜지스터를 직렬로 연결하였다. 또한, DAC를 채널마다 사용하여 채널간 절연(isolation)성능 을 기존 방식보다 향상 시켰다. 그리고 전류 제한 보호회로를 구성하여, 외란으로부터 보드를 보호 할 수 있도록 하였다. 개발된 시뮬레이터의 성능 검증을 위하여 각 셀에 5V부터 0.5V까지 0.5V의 크기로 전압을 강하 시키면서 총 10번의 실험을 하였다. 실험 데이터의 유의성 분석 결과, 모든 실험 조건에서 평균 0.001~0.004V 표준 편차로 출력되는 것을 확인하였으며, 이를 통하여 본 시뮬레이터가 높은 유의성 및 반복성을 가지는 시스템임을 확인 할 수 있었다.

• Macromolecular Research
• /
• 제17권12호
• /
• pp.963-968
• /
• 2009

Liquid crystal (LC; E7 and/or ML-0249)-embedded, poly(vinylidenefluoride-co-hexafluoropropylene) (PVdF-co-HFP)-based, polymer electrolytes were prepared for use in dye-sensitized solar cells (DSSCs). The electrolytes contained 1-methyl-3-propylimidazolium iodide (PMII), tetrabutylammonium iodide (TBAI), and iodine ($I_2$), which participate in the $I_3^-/I^-$ redox couple. The incorporation of photochemically stable PVdF-co-HFP in the DSSCs created a stable polymer electrolyte that resisted leakage and volatilization. DSSCs, with liquid crystal(LC)-embedded PVdF-co-HFP-based polymer electrolytes between the amphiphilic ruthenium dye N719 absorbed to the nanocrystalline $TiO_2$ photoanode and the Pt counter electrode, were fabricated. These DSSCs displayed enhanced redox couple reduction and reduced charge recombination in comparison to that fabricated from the conventional PVdF-co-HFP-based polymer electrolyte. The behavior of the polymer electrolyte was improved by the addition of optimized amounts of plasticizers, such as ethylene carbonate (EC) and propylene carbonate (PC). The significantly increased short-circuit current density ($J_{sc}$, $14.60\;mA/cm^2$) and open-circuit voltage ($V_{oc}$, 0.68 V) of these DSSCs led to a high power conversion efficiency (PCE) of 6.42% and a fill factor of 0.65 under a standard light intensity of $100\;mW/cm^2$ irradiation of AM 1.5 sunlight. A DSSC fabricated by using E7-embedded PVdF-co-HFP-based polymer electrolyte exhibited a maximum incident photon-to-current conversion efficiency (IPCE) of 50%.

• 대한치과교정학회지
• /
• 제32권3호
• /
• pp.227-234
• /
• 2002

본 연구는 조골세포의 특성을 가지고 있는 G292세포주를 이용하여 세포막 이온통로에 대한phorbol ester의 효과를 조사하여 protein kinase C (PCK)의 이온통로에 대한 작용기전을 밝히고자 하였다. Patch clamp 기법을 이용하여 G292 세포에서 cell-attached configuration으로 단일이온통로의 활동을 관찰하고 Phorbol 12, 13-dibutyrate (PDBu)의 효과를 관찰하였다. 안정상태 G292 세포에서 cell-attached 모드로 세포막의 단일이 온통로 활동을 관찰한 결과 45pS의 $K^+$통로가 특징 적으로 우세하였다. 유리 전극 내부에 세포내 액과 세포외 액을 사용하여 전류-전압의 관계를 조사한 결과, 세포내 액을 사용하는 경우에는 역전전압이 5.5mV이었으며 세포외액을 사용하는 경우에는 -27mV이었다. PDBu는 45pS의 이온통로를 10nM이상의 농도에서 이온통로의 열릴 확률을 증가시켰으며 PKC억제제인 staurosporine 10nM에 의하여 차단되는 특성을 보였다. PDBu는 45pS의 이온통로에 작용하여 전류-전압의 관계에서 역전전압을 음의 방향으로 이동시켰으며 동일한 막전압에서 단일이온통로의 전류 크기를 증가시켰다. G292세포에서 PDBu에 의하여 PKC가 활성화되는 것을 western blot으로 확인한 결과 PDBu 0.luM은 세포질에서 세포막으로 PKC translocation을 유의하게 증가시키는 것을 확인하였다. 이상의 결과는 G292세포에서 phorbol ester의 일종인 PDBu가 세포내 PKC를 활성화시켜 45pS의 이온통로를 활성화시키며 이러한 작용의 결과로 세포막전압의 변화가 세포의 기능을 조절할 것으로 사료된다.

• 한국인터넷방송통신학회논문지
• /
• 제14권6호
• /
• pp.149-157
• /
• 2014

본 논문은 건물 차양을 위한 RF 제어 시스템 제작에 관한 연구이다. 저전력, 저전압 UHF 무선 송 수신 칩인 CC1020을 사용하여 주파수 447.8625~447.9875, Data rate 4800Baud, Channel spacing 12.5kHz, SPDT 스위치로 입출력 분리하여 설계하여 Microcontroller 프로그램 하였다. 안테나는 나선형 Helical 안테나 형태로 제작하였다. 시작 제품을 주파수 447.8625~447.9875 무선 공중선 전력을 측정하여 실험한 결과 소출력 무선기기 기준인 10dBm을 넘지 않았다. 차양 효과 실험은 차양을 25%, 50%, 75% 위치에서 실내 온도 및 조도를 1시간 단위로 측정하였다. 실험결과 25% 위치시 조도는 82~87%로 낮아지고, 온도는 $0.6{\sim}1.4^{\circ}C$ 낮아졌으며, 50% 위치시 조도는 60~68%로 낮아지고, 온도는 $2.3{\sim}4.1^{\circ}C$ 낮아졌다. 75% 위치시 조도는 41~47% 낮아지고, 온도는 $3.4{\sim}5.1^{\circ}C$가 낮아졌다.

• 한국수산과학회지
• /
• 제21권3호
• /
• pp.184-192
• /
• 1988

제주도 연안에서 분기초망어선의 집어등에 의해 집어된 멸치의 집어상태를 1987년5월~8월간에 매월 중순을 기준하여 223해구와 233해구에서 분기초망어선에 어군탐지기(SR-385형)를 설치하여 수면상 2m 높이에 선수 전방 1m에 수상집어등 1Kw, 백열등 1개를 교류전압 100V로 수면에 조사했을 때의 멸치군의 유영수심, 집어등의 수중조도, 어획량의 변동, 그에 따른 집어효과를 조사한 결과는 다음과 같다. 1. 분기초망에 의한 멸치의 어획량은 월령의 상순 (1-10일)과 하순 (20-30일)에 전 어획량(259 M/T)의 $90\%$가 어획되는 반면 중순 (11-20일)에는 전어획량의 $10\%$정도로 낮았다. 2. 수상집어등에 의한 멸치군의 집어수심은 2~5m였고, 이 때의 수중조도는 223해구에서 20~42 Lux, 233해구에서는 24~48 Lux이다. 3. 수면상 2m 높이인 멸치 분기초망어선의 선수에 수상집어등 1Kw 백열등 1개를 교류전압 100V로 집어한 결과 수중조도 1.9~7 Lux인 수심 10~15m에서 유영하던 멸치군이 수중조도 20~42 Lux인 수심 2~5m까지 부상하므로서 분기초망어선의 집어등에 의해 집어되는 멸치군의 수중조도는 집어하기 이전의 수중조도보다 7~12배 정도 더 강한 수중조도 범위에 집어되었다. 4. 현재 제주도 연안에서 조업하고 있는 멸치분기초망의 어획수심은 수심 2~3m 까지이고, 최종 어획단계에서 수상집어등을 교류전압 100V에서 80V로 강압하므로서 집어등을 2m 높이에서 4m 높이로 이동시키지 않더라도 같은 집어효과를 얻을 수 있다.

• 전자공학회논문지
• /
• 제54권5호
• /
• pp.24-32
• /
• 2017

본 논문에서는 생체 신호 처리를 위한 12비트 이상의 고 해상도를 갖는 저 전력 CMOS 4차 델타-시그마 변조기를 설계하였다. 제안하는 4차 델타-시그마 변조기는 시간 분할 기법을 이용하여 회로를 시간에 따라 재구성해 4개의 연산증폭기가 필요한 회로를 1개의 연산증폭기만으로 구동 시켰다. 이를 통하여 일반적인 구조보다 전력소모를 75% 감소시킬 수 있다. 또한 kT/C 잡음과 칩 면적을 고려하여 변조기의 입력단과 출력 단의 커패시터들을 안정적으로 구동하기 위하여 적분기내 가변되는 증폭기를 설계하였다. 첫 번째와 두 번째 클럭 위상에서는 2단 연산 증폭기가 동작하고, 세 번째와 네 번째 위상에서는 1단 연산 증폭기가 동작한다. 이로 인하여 두 가지 위상 조건에서 연산증폭기의 위상여유가 60~90도 이내에 존재하게 하므로서 변조기의 안정성을 크게 향상시켰다. 제안한 변조기는 $0.18{\mu}m$ CMOS N-well 1 poly 6 metal 공정을 이용하여 제작되었으며, 1.8V의 공급전압에서 $354{\mu}W$의 전력소모가 측정되었다. 256kHz의 동작주파수, 128배의 오버샘플링 비율 조건에서 250Hz의 입력 신호를 인가하였을 때, 최대 SNDR은 72.8dB, ENOB은 11.8 비트로 측정되었다. 또한 종합 성능 평가지수인 FOM(Walden)은 49.6pJ/step, FOM(Schreier)는 154.5dB로 측정되었다.

• 대한전자공학회논문지SD
• /
• 제47권4호
• /
• pp.75-87
• /
• 2010

표준 CMOS 공정에서 제작 가능한 보호용 싸이리스터 소자와 다이오드 소자를 사용하는 RF IC용 두 가지 입력 ESD 보호회로 방식을 대상으로, 2차원 소자 시뮬레이터를 이용하는 DC 해석, 혼합모드 과도해석 및 AC 해석을 통해 보호용 소자내 격자온도 상승 및 입력버퍼단의 게이트 산화막 인가전압 측면에서의 HBM ESD 보호강도에 대한 심도있는 비교 분석을 시도한다. 이를 위해, 입력 ESD 보호회로가 장착된 CMOS 칩의 입력 HBM 테스트 상황에 대한 등가회로를 구성하고, 5가지 HBM 테스트 모드에 대해 최대 6개의 보호용 소자를 포함하는 혼합모드 과도 시뮬레이션을 시행하고 그 결과를 분석함으로써 실제 테스트에서 발생할 수 있는 문제점들에 대한 상세한 분석을 시도한다. 이 과정에서 보호용 소자 내 바이폴라 트랜지스터의 트리거를 수월케 하는 방안을 제안하며, 두 가지 보호회로 방식에서 내부회로의 게이트 산화막 파괴는 보호용 소자 내에 존재하는 NMOS 구조의 접합 항복전압에 의해 결정됨을 규명한다. RF IC용 입력 보호회로로서의 두 가지 보호방식의 특성 차이에 대해 설명하는 한편, 각 보호용 소자와 회로의 설계와 관련되는 유용한 기준을 제시한다.

• 대한전자공학회논문지SD
• /
• 제45권2호
• /
• pp.21-27
• /
• 2008

본 논문에서는 CMOS $0.18-{\mu}m$ 공정을 이용한 16:1 바이너리-트리 멀티플렉서(MUX)를 기술한다. 본 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 둔감하게 동작할 수 있도록 여러 딜레이 보상 기법들을 적용하였다. 제안하는 MUX는 넓은 동작속도 범위와 공정-온도 변화에서도 셋업 마진과 홀드 마진이 최적 값인 0.5UI를 약 0.05UI의 표준편차 내에서 유지할 수 있음을 모의실험을 통하여 확인하였다. 이러한 결과는 CMOS 로직 회로의 특성이 민감하게 변화함에도 불구하고 제안된 딜레이 보상 기법이 효과적으로 적용되었으며, 따라서 회로의 신뢰성이 매우 향상되었음을 나타낸다. 본 MUX는 $0.18-{\mu}m$ CMOS 공정을 이용하여 제작되었으며, 테스트 보드로 검증되었다. 전원 전압이 1.8-V인 환경에서, MUX의 최대 data-rate과 면적은 각각 1.65-Gb/s와 0.858 $mm^2$이고, 24.12 mW의 전력을 소모하며, 출력 eye opening은 1.65-Gb/s의 동작 환경에서 272.53 mV, 266.55 ps으로 측정되었다.

• 대한기계학회논문집B
• /
• 제39권10호
• /
• pp.825-829
• /
• 2015

나노선에서 코어-셸 헤테로 구조를 도입함으로써 열 전도율을 낮출 수 있으며, 이로 인해 열전 효율(ZT)을 향상시킬 수 있다는 것이 이론 연구를 통해 제안되었다. 본 논문에서는 코어-셸 나노선의 열전도율 감소를 실험적인 방법을 통해 확인하였다. 화학증기 증착법을 통해 만든 게르마늄-규소 $_x$ 게르마늄 $_{1-x}(Ge-Si_xGe_{1-x})$ 코어-셸 나노선의 열전도율을 마이크로 크기의 뜬 디바이스를 이용하여 측정하였다. 셸에서 측정된 실리콘의 함유율(x)는 0.65 로 확인하였으며, 게르마늄은 코어와 셸 사이에서, 격자 불일치(lattice mismatch)에서 비롯된 결점(defect)와 같은 역할을 한다. 또한, 4-point I-V 측정실험에, 휘트스톤 브릿지 실험을 추가 진행함으로써 측정 민감도를 강화하였다. 측정된 열전도율은 상온에서 9~13 W/mK 으로써, 비슷한 지름을 가지는 게르마늄 나노선과 비교하였을 때, 열전도율이 약 30 % 낮아졌음을 확인하였다.