• 제어로봇시스템학회:학술대회논문집
• /
• 제어로봇시스템학회 2000년도 제15차 학술회의논문집
• /
• pp.275-275
• /
• 2000

This paper designs a digital correlator for the integrated GPS/GLONASS receiver consisting of DCO, carrier cycle counter, code generator, code phase counter, mixer, epoch counter, accumulator. It is designed using Verilog-HDL(Verilog-Hardware Description Language) and synthesized using EDA(Electronic Design Automation) tools. The performance of the designed digital correlator is verified by the functional simulation and real satellite tracking experiments.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 춘계학술발표논문집 1부
• /
• pp.360-362
• /
• 2010

본 논문에서는 SoC 키트에 해당하는 iRoV-Lab 3000의 장착된 로봇 모듈인 FPA 모듈, Stepper Motor 모듈, 적외선 송수신 센서 모듈, 카메라 모듈, RF 모듈 LED, TEXT LCD, 7-segment를 제어하기 위한 FPGA를 사용하며, FPGA설계를 위해 Schematic Design 또는 HDL에 대해 연구한다. FPGA의 내부구조를 이해하고 개발환경을 구축할 수 있다. 로봇의 구성요소와 각각의 구성요소(Sensor 모듈, display 모듈, Stepper Motor 모듈, RF 모듈)의 동작 원리를 개발한다.

• 대한전자공학회논문지SD
• /
• 제41권5호
• /
• pp.107-114
• /
• 2004

본 논문에서는 CDMA 및 TDMA 기술을 기반으로 하는 무선 원격계측 시스템용 모뎀에 적합한 최적 하드웨어 구조 및 VLSI 설계에 대해서 제시한다. 무선 원격계측 시스템은 계측이 필요한 다수의 지점에 소형 무선계측기(RT: Remote Terminal)를 설치하고, 설치된 무선계측기로부터 계측데이터를 무선으로 수집하기 위해 제안된 시스템이다. 무선 원격계측 시스템은 계측데이터를 전송하기 위한 다수의 RT와 RT로부터 데이터를 수집하는 1개의 CU(Central Unit)로 구성된다. 본 논문에서는 이러한 RT와 CU용 모뎀에 적합한 최적 하드웨어 구조를 제안하였고, 제안된 구조를 Verilog HDL로 설계 및 검증하였다. Verilog HDL로 설계된 모뎀은 Synopsys/sup TM/툴을 이용하여 게이트 수준으로 합성되었고, 합성결과 RT 및 CU용 모뎀은 0.6㎛ 공정에서 각각 약 27K 게이트와 222K 게이트의 하드웨어 복잡도를 가졌다. 제안된 모뎀은 Altera/sup TM/ FPGA로 구현 및 검증되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2009년도 정보 및 제어 심포지움 논문집
• /
• pp.182-184
• /
• 2009

FlexRay는 차세대 차량 및 선박 내 전자 장치간의 통신을 위해 고속의 시리얼 통신, time triggered bus, fault tolerant 통신을 제공하는 새로운 네트워크 통신 시스템의 표준이다. FlexRay Communication Controller(CC)는 FlexRay 프로토콜 규격의 핵심 부분이다. 본 논문에서는 먼저 SDL(Specification and Description Language)를 이용하여 FlexRay CC 프로토콜 규격과 기능 부분을 설계한다. 다음 설계한 SDL 소스를 기반으로 Verilog HDL을 이용하여 하드웨어로 설계한다. 설계한 FlexRay CC는 Samsung $0.35{\mu}m$ 공정을 이용하여 합성하였으며, 그 결과 80 MHz의 속도로 동작하는 것으로 나타났다. 또한 FlexRay 시스템의 동작을 확인하기 위해 로봇에 적용되는 음원위치 추정 시스템에 응용하였다. 응용 시스템은 ALTERA Excalibur ARM EPAX4F672C3을 이용하여 검증하였으며 성공적으로 동작함을 확인하였다.

• 대한전자공학회논문지SP
• /
• 제43권1호
• /
• pp.101-108
• /
• 2006

이 논문에서는 64-Point FFT Radix-4 알고리즘을 DA(Distributed Arithmetic)연산을 이용하여 효율적으로 나비연산 구조를 설계할 수 있음을 보였다. 기존의 convolution 연산에 사용되어 왔던 DA연산이 FFT 나비연산의 트위들 계산에도 효과적으로 사용될 수 있음을 보였다. 제안된 DA 나비연산 구조를 Verilog HDL 코딩으로 구현한 결과, 기존의 승산기를 사용한 나비연산 구조와 비교하여 $61.02\%$의 cell area 감소 효과를 보였다. 또한 제안된 나비연산 구조를 파이프라인 구조에 적용하여 지연변환기와 함께 사용한 전체 64-point Radix-4 FFT 구조의 Verilog-HDL 코딩을 기존의 승산기를 사용한 구조의 코딩과 비교한 결과, $46.1\%$의 cell area 감소효과를 볼 수 있었다. 따라서 제안된 FFT 구조는 DMB용 OFDM 모뎀과 같은 큰 크기의 FFT에 효율적으로 사용될 수 있는 구조가 될 것이다.

• 한국인터넷방송통신학회논문지
• /
• 제12권6호
• /
• pp.83-89
• /
• 2012

본 논문에서는 RFID 시스템에서 개인 정보보호를 위해 보안성이 강화된 인증 프로토콜의 설계를 제안한다. 제안된 방법에서는 AES(Advanced Encryption Standard) 암호 알고리듬을 기반으로 하여 3중 CRA(challenge response authentication) 방식을 사용한다. 또한, 개선된 인증 메카니즘의 실현을 위해 기존의 ISO/IEC 18000-3 표준을 수정한 3종류의 프로토콜 프레임 패킷 형식을 제안한다. 보안성 비교를 통하여 제안한 알고리듬이 보다 보안성이 강인함을 제시하였으며, 제안한 프로토콜의 검증을 위해 RFID Tag을 위한 디지털 Codec을 설계하였다. 설계된 Codec은 Verilog HDL을 사용하였고, Xilinx Virtex XCV400E device를 사용하여 합성을 수행하였다. 시뮬레이션 결과를 통하여 제안한 프로토콜이 안정성 향상과 함께 정확히 동작함을 보였다.

• 한국통신학회논문지
• /
• 제29권5A호
• /
• pp.554-565
• /
• 2004

본 논문에서는 단일 클락 사이클과 다중 클락 사이클에 수행되는 여러 가산기를 구현하고 area와 time을 비교한다. 가산기의 크기를 64, 128, 256-비트로 다양화 시키면서, 특히 하이브리드 구조의 가산기는 소그룹을 4, 8, 16-비트로 나누어서 group / ungroup으로 합성을 하여 비교하였다. 제안된 가산기들은 Verilog-HDL을 이용하여 하향식 설계 방법으로 구현되었다. Cadence의 Verilog-XL.을 이용하여 설계된 가산기와 behavioral model을 이용한 가산기의 출력이 일치하는지를 비교하여 검증하였다. 검증된 모델은 삼성 0.35um 3.3(V) CMOS standard cell 라이브러리를 이용하여 합성되었으며, 최악 조건 2.7(V), 85($^{\circ}C$)에서 동작하였다. 스마트 카드 IC의 Crypto-Processor에 사용할 수 있는 최적화된 가산기는 64-비트를 기준으로 할 때, group으로 합성된 16-비트 캐리 예측 가산기를 기반으로 하는 리플 캐리 가산기(RCA_CLA)이다. 이 가산기는 198(MHz)의 속도로 동작하며, 게이트 수는 nand2 게이트 기준으로 약 967개이다.

• 전기전자학회논문지
• /
• 제24권1호
• /
• pp.19-24
• /
• 2020

본 논문은 FPGA의 언어 중 하나인 Verilog HDL을 사용한 100 kHz 스위칭의 3-레벨, 2-레벨 SVPWM 기법을 구현에 대한 것이다. 인버터에 주로 사용되는 IGBT소자의 경우 주로 20 kHz 근방에서 스위칭 주파수를 가진다. 최근 차세대 전력 반도체 소자의 연구 개발로 100 kHz 이상의 스위칭을 구현하여 전력변환기를 소형화하고, 고조파의 주입에 따른 여러 가지 새로운 알고리즘의 적용이 가능하게 되었다. IGBT를 이용하는 기존의 시스템에서는 DSP를 이용한 제어가 이루어지는 것이 통상적이나, 100 kHz 스위칭을 위한 제어기 구성으로는 FPGA를 이용한 제어기의 적용이 요구된다. 따라서 본 논문에서는 FPGA를 사용하여 2-레벨 인버터와 3-레벨 인버터에 적용되는 SVPWM의 이론과 FPGA 구현에 대하여 설명하고 SVPWM의 출력 파형을 통해 구현 성능을 확인한다. 한편, 본 논문에서는 3-레벨 인버터에서 SVPWM 구현 시 기존의 방식에서 반송파 2개를 사용하는 방법을 대신하여 반송파 1개만을 사용하는 기법으로 3-레벨 SVPWM을 구현한다.

• 대한전자공학회논문지TC
• /
• 제45권6호
• /
• pp.1-7
• /
• 2008

FlexRay는 차세대 차량 내 전자 장치간의 통신을 위해 고속의 시리얼 통신, time triggered bus, fault tolerant 통신을 제공하는 새로운 네트워크 통신 시스템의 표준이다. FlexRay Communication Controller(CC)는 FlexRay 프로토콜 규격의 핵심 부분이다. 본 논문에서는 먼저 SDL(Specification and Description Language)를 이용하여 FlexRay CC 프로토콜 규격과 기능 부분을 설계한다. 다음 설계한 SDL 소스를 기반으로 Verilog HDL을 이용하여 하드웨어로 설계한다. 설계한 FlexRay CC는 Samsung $0.35\;{\mu}m$ 공정을 이용하여 합성하였으며, 그 결과 80 MHz의 속도로 동작하는 것으로 나타났다. 또한 FlexRay 시스템의 동작을 확인하기 위해 로봇에 적용되는 음원위치 추정 시스템에 응용하였다. 응용 시스템은 ALTERA Excalibur ARM EPAX4F672C3을 이용하여 검증하였으며 성공적으로 동작함을 확인하였다.

• 대한전자공학회논문지TC
• /
• 제45권8호
• /
• pp.98-105
• /
• 2008

FlexRay는 높은 유연성과 신뢰성을 갖는 고속의 통신프로토콜이다. 자동차회사와 반도체회사들에 의해 개발되었고 x-by-wire 시스템을 이용하여 차량 내 LAN으로 구현된다. FlexRay는 차량 내 전자 장치간의 통신을 위해 고속의 시리얼 통신, time triggered bus, fault tolerant 통신을 제공한다. 본 논문에서는 먼저 SDL(Specification and Description Language)을 이용하여 FlexRay communication controller와 bus guardian 프로토콜 규격과 기능 부분을 설계한다. 다음 설계한 SDL 소스를 기반으로 Verilog HDL을 이용하여 하드웨어로 설계한다. 설계한 FlexRay 시스템은 Samsung $0.35{\mu}m$ 공정을 이용하여 합성하였으며, 그 결과 76 MHz의 속도로 동작하는 것으로 나타났다. 또한 FlexRay 시스템의 동작을 확인하기 위해 차량에 적용되는 자동차 경보 시스템에 응용하였다. FlexRay 시스템은 ALTERA Excalibur ARM EPAX4F672C3을 이용하여 검증하였으며 성공적으로 동작함을 확인하였다.