• 한국정보과학회논문지:시스템및이론
• /
• 제29권4호
• /
• pp.232-243
• /
• 2002

TLB(translation lookaside buffer) 성능 향상을 위한 전형적인 방법으로 TLB로 하여금 더 많은 엔트리 수를 지원하는 방법, 페이지 크기를 증대시키는 방법, 그리고 다중 페이지 크기를 지원하는 방법이다. 현재 TLB 성능을 높이기 위한 가장 좋은 방법으로 다중 페이지 크기를 지원하는 연구가 효과적이다. 다중 페이지 크기를 지원하는 방법들 중에서 가장 적합한 것은 운영체제나 컴파일러로부터 일정한 정보를 받아서 가장 적합한 페이지 크기를 TLB에 할당하는 것이다. 그러나 운영체제의 시스템 영역에서 는 이러한 방식이 가능하나 사용자 영역에서는 현실적으로 이러한 방식을 지원하기 어렵기 때문에 우리는 사용자 영역까지 운영체제의 지원 없이 이중 페이지를 지원할 수 있는 새로운 TLB 구조를 제안하고자 한다. 고성능을 보장하기 위한 방법으로 이중페이지를 하드웨어 방식으로 지원하는 방식을 제시하고, 또한 저전력의 효과를 높이기 위하여 하나의 완전 연관 TLB를 두 개의 서버 TLB로 나누는 방식을 사용하였다. 이러한 두 가지 방식을 내장형 프로세서에 적합하도록 하나로 집적화 하여 저전력과 고성능의 효과를 모두 얻을 수 있었다. 시뮬레이션 결과에 따르면 적은 엔트리만을 사용하고도 높은 성능 향상효과를 얻을 수 있으며 또한 완전 연관 TLB에 비해 거의 50%이상 소비전력을 줄이는 효과를 얻을 수 있다.

• 정보처리학회논문지A
• /
• 제14A권2호
• /
• pp.117-124
• /
• 2007

최근 IT서비스 분야에서는 서비스들간의 자유로운 융.통합이 이슈로 부각되고 있으며 이를 위해 많은 소프트웨어 개발 벤더들은 SOA(Service-Oriented Architecture)기반의 통합 서비스 플랫폼을 제시하고 있다. 그러나 이러한 서비스 플랫폼들은 주로 엔터프라이즈 어플리케이션을 대상으로 하며 대규모의 복잡한 시스템에만 적재되어 운용되고 있다. 즉, 서비스 융.통합의 관점은 상위 수준의 서비스 어플리케이션에 초점을 맞추고 있으며 하위 수준의 임베디드 소프트웨어 분야는 고려되지 않고 있는 실정이다. 기존 서비스들과 최근 도입되고 있는 임베디드 소프트웨어 기술 기반의 서비스들과의 융.통합을 위해서는 장치에 대한 서비스화를 지원하는 기술이 필요하다. 본 논문에서는 임베디드 장치의 서비스화를 지원하는 SOA기반의 확장 가능한 구조를 가진 동적 서비스 연결 프레임워크를 제시한다. 또한 임베디드 보드 기반의 로봇 장치에 구현한 프레임워크를 적재하여 외부의 이기종 서비스나 장치들과의 다양한 상호작용을 데모 시나리오를 통하여 보여준다.

• 한국정보처리학회논문지
• /
• 제3권1호
• /
• pp.118-126
• /
• 1996

메모리의 계층적 구조는 메모리의 접근 속도를 개선하고 프로그래밍 공간을 확장 하는데 유용한 메카니즘이다. 그러나 이 구조는 데이타의 참조를 위해서 적어도 두번- 주소 변환을 위한 TLB 와 원하는 데이타를 위한 데이타 캐시-의 메모리 접근이 필요하다. 만약 캐시의 크기가 가상 메모리의 페이지 크기와 캐시 메모리의 연관 정도의 곱보다 커지면 TLB접근과 데이타 캐시의 접근을 병렬로 수행하기 어려우며, 따라서 프로세서 타이밍의 임계 경로가 길어져 성능에 영향을 미친다. 이들의 병렬 접근을 성취하기 위하여 직접 사상 TLB와 조그마한 완전 연관 사상 TLB를 결합하나 혼합 사상 TLB를 제 안한다. 전자는 TLB 접근에 따른 지연시간을 줄 일 수 있으며 후자는 전자로부터 발생한 충돌 부재를 제거할 수 있게 된다. 트레이스 구동 모의 실험 결과에 의하면 제안된 TLB 는 4개의 엔트리로만 구성된 완전사상 TLB를 추가하더라도 부재율의 상승에 의한 영향이 주소변환에 따른 지연시간 축소에 위하여 상쇄되므로 효과적이다.

• 한국정보처리학회논문지
• /
• 제5권3호
• /
• pp.620-632
• /
• 1998

본 논문에서는 S/w 관리 TLB(Translation Lookaside Buffer)의 실패 패널티를 감소시키기 위하여 사용될 TLB 엔트리를 선인출하여 S/W관리 TLB의 초기 접근 실패를 감소시키는 새로운 기법을 제시한다. 이 방법은 특별한 응용 프로그램에만 동작하는 것은 아니다. 제안하는 방법의 핵심은 임의의 페이지에 대한 첫 번째의 TLB 접근 전에 선인출 명령어를 수행하여 TLB 실패 분류법을 제안하고, 이를 이용한 알고리즘과 구현방법을 기술하며, 정량적인 분석에 의해 제안한 기법이 S/W 관리 TLB의 성능 향상을 위한 유효한 기법임을 보인다. 또 제안한 방법이 S/W 관리 TLB에서 버스 트래픽을 감소시키는 부가적인 장점에 대해 논한다.

• 정보처리학회논문지A
• /
• 제14A권1호
• /
• pp.47-54
• /
• 2007

본 논문은 내장형 프로세서의 소비 전력을 줄이기 위한 저전력 TLB 구조를 제안하고자 한다. 제안된 TLB는 다수의 뱅크로 구성되어지며, 각각의 뱅크들은 하나의 블록 버퍼와 하나의 비교기를 포함한다. 블록 버퍼와 메인 뱅크는 특정 비트를 이용하여 선택적으로 접근이 가능하다. 그러므로 필터링 구조처럼 블록 버퍼에서 적중이 발생하면 메인 TLB 뱅크의 구동 소비 전력이 없고 단지 하나의 엔트리로 구성된 블록 버퍼에 의한 소비 전력만 발생함으로써 소비 전력을 효과적으로 줄일 수 있다. 또한 다른 계층적 구조와는 달리 이중 사이클에 대한 오버헤드가 1%로써 거의 무시 가능하다. 이에 반해 대표적인 계층 구조인 필터 구조의 경우 대략 5%이상 발생하게 되며, 제안된 구조와 동일한 구조를 가지지만 연속적 접근 판별 알고리즘을 사용하지 않은 동일한 구조의 블록 버퍼-뱅크 구조의 경우 15% 이상의 이중 사이클 오버헤드가 발생하게 된다. 이러한 이중 사이클은 프로세서의 성능 저하를 초래함으로써 데이터의 경우 특히 적용이 어려운 단점으로 지적되었다. 소비 전력의 감소 효과는 기존 완전 연관 구조에 비해 95%, 필터 구조에 비해 90%, 연속적 접근 판별 알고리즘 사용하지 않은 동일 구조에 비해 40%의 소비 전력 감소 효과를 얻을 수 있다.