• 제목/요약/키워드: topology optimum design

검색결과 74건 처리시간 0.047초

점진적 구조 최적화 기법을 이용한 철근 콘크리트 구조물의 전단 해석 (Shear Analysis of RC Structure using Evolutionary Structural Optimization)

  • 곽효경;양규영;신동규
    • 한국전산구조공학회논문집
    • /
    • 제24권3호
    • /
    • pp.319-328
    • /
    • 2011
  • 이 논문은 ESO 기법을 기초로 한 Strut-Tie 모델의 구성을 제안하고 있다. 평면응력 요소를 사용한 기존의 ESO방법과 달리, ESO기법에 의해 최적화된 구조가 트러스와 비슷한 형태를 가지는 사실에 기인하여, Strut-Tie 모델을 통한 전단설계에 트러스 요소를 사용한 ESO기법을 새롭게 적용하였다. 예제들을 통해 제안된 방법이 가장 좋은 Strut-Tie 모델을 찾을 수 있음을 입증하였으며, 앞서 2차원 평면응력 요소와 Strut-Tie 모델의 연관성에 대한 연구를 통해 ESO방법이 효과적으로 사용될 수 있음은 물론 경험하지 못한 특히 복잡한 철근 콘크리트 구조물의 전단설계에 효과적으로 사용이 가능한 대안이 될 수 있을 것으로 판단된다.

터널 중심선으로부터 이격된 자료를 활용한 미시추구간의 암반등급 산정에 관한 연구 (A study on the estimation of rock mass classes using the information off a tunnel center line)

  • 유광호;이상호;추석연;주광수
    • 한국터널지하공간학회 논문집
    • /
    • 제6권2호
    • /
    • pp.101-111
    • /
    • 2004
  • 터널의 안정성 확보 및 최적설계를 위해서, 충분한 지반조사 데이터를 확보하는 것이 가장 중요하나, 공간상에 분포하는 자료측정의 제한성 및 경제적인 이유로 그렇게 하지 못하는 것이 현실이다. 특히, 터널은 민원 및 산악지형 등의 이유로 노선의 본선부에서 시추가 불가능한 구간이 발생하고, 각종 물리탐사 자료만으로는 정량적인 암반등급 산정이 어렵다. 따라서, 본 연구에서는 이러한 문제점을 극복하기 위하여 본선에서 이격된 물리탐사 자료 및 시추데이터를 최대한 활용해 지구통계학 기법의 하나인 2차원 다분적 지시크리깅을 확장한 3차원 다분적 지시크리깅 (3D multiple indicator kriging, 3D-MI kriging)기법을 제안하였다. 또한 제안된 3차원 다분적 지시크리깅기법을 경부고속철도 제 ${\bigcirc}-{\bigcirc}$공구 터널설계 시 RMR분류에 의한 암반등급 산정을 위해 적용하였다.

  • PDF

구조최적설계 소프트웨어의 성능 비교에 대한 기초연구 (Basic Study on Performance Comparison of Structural Optimization Software Systems)

  • 최욱한;황성국;박경진;김태경
    • 대한기계학회논문집A
    • /
    • 제38권12호
    • /
    • pp.1403-1413
    • /
    • 2014
  • 구조최적설계는 구조물의 성능 개선을 추구하며, 항공 및 자동차의 설계 등에서 사용된다. 최근에는 구조최적설계를 위한 상용 소프트웨어들이 잘 개발되어 있기 때문에 산업 분야에서 쓰임이 활발해지는 추세이다. 본 연구에서는 구조최적설계 상용 소프트웨어 중에서 많이 사용되는 Genesis, MSC. Nastran과 OptiStruct에 대해 성능 비교 연구를 수행한다. 최적설계의 관점에서 소프트웨어 성능은 설계결과의 우수성과 수행에 소요된 CPU 시간으로 평가할 수 있다. 치수최적설계, 형상최적설계와 위상최적설계에 대하여, 구조 예제들을 풀이한다. 공정한 비교를 위하여 구조최적설계의 수행 환경과 방법은 동일하게 통일한다. 또한 최적설계 결과를 분석하고 각 소프트웨어의 성능과 특징에 대해 토의한다.

90 nm CMOS 공정을 이용한 60 GHz WPAN용 저잡음 증폭기와 하향 주파수 혼합기 (60 GHz WPAN LNA and Mixer Using 90 nm CMOS Process)

  • 김봉수;강민수;변우진;김광선;송명선
    • 한국전자파학회논문지
    • /
    • 제20권1호
    • /
    • pp.29-36
    • /
    • 2009
  • 본 논문에서는 60 GHz 대 역에서 동작하는 WPAN용 수신기에 필요한 저잡음 증폭기와 하향 주파수 혼합기를 90 nm CMOS 공정을 이용하여 설계하고 제작한 결과를 보인다. 우선 각 소자에 사용될 트랜지스터의 특성을 추출하기 위해 원하는 바이어스 조건에서 cascode 구조의 S-parameter를 측정했으며, 이 때 사용된 RF 패드를 따로 측정하여 그 영향을 제거함으로써 트랜지스터만의 특성을 찾아내었다. 저잡음 증폭기는 3단의 cascode 구조를 사용했으며, 측정 결과 25 dB 이득과 7 dB 이하의 잡음지수 결과를 얻었다. 그리고 하향 주파수 혼합기는 LO의 입력에 balun을 사용한 balanced 구조로 측정 결과 IF 주파수($8.5{\sim}11.5\;GHz$) 범위내에서 12.5 dB의 변환 손실과 -7 dBm의 입력 PldB을 나타내었다. 제작된 저잡음 증폭기 및 하향 주파수 혼합기의 크기와 소모 전력은 각각 $0.8{\times}0.6\;mm^2$에 43 mW와 $0.85{\times}0.85\;mm^2$에 1.2 mW이다.